数字和逻辑电路教程江西师范大学物理和通信电子学院.pptVIP

第5章 触发器 ;5.1 基本RS触发器 ; 基本RS触发器是构成各种功能触发器的基本单元，所以称为基本触发器。它可以用两个与非门或两个或非门交叉耦合构成。图5 - 1(a)是用两个与非门构成的基本RS触发器，它有两个互补输出端Q和Q，一般用Q端的逻辑值来表示触发器的状态。Q=1，Q =0时，称触发器处于1状态；Q=0, Q=1时，称触发器处于0状态。RD、SD为触发器的两个输入端(或称激励端)。当输入信号RD、SD不变化(即RDSD=11)时，该触发器必定处于Q=1或Q=0的某一状态保持不变，所以它是具有两个稳定状态的双稳态触发器。 ; 当输入信号变化时，触发器可以从一个稳定状态转换到另一个稳定状态。我们把输入信号作用前的触发器状态称为现在状态(简称现态)，用Qn和Qn(或Q、Q)表示，把在输入信号作用后触发器所进入的状态称为下一状态(简称次态)，用Qn+1和Qn+1表示。 因此根据图5 - 1(a)电路中的与非逻辑关系，可以得出以下结果： ① 当RD=0，SD=1时，无论触发器原来处于什么状态， 其次态一定为0，即Qn+1=0，Qn+1=1，称触发器处于置0(复位)状态。 ② 当RD=1，SD=0时，无论触发器原来处于什么状态，其次态一定为1，即Qn+1=1，Qn+1=0，称触发器处于置1(置位)状态。 ; ③ 当RD=1，SD=1时，触发器状态不变，即Qn+1=Qn，Qn+1=Qn，称触发器处于保持(记忆)状态。  ④ 当RD=0，SD=0时，两个与非门输出均为1(高电平)，此时破坏了触发器的互补输出关系，而且当RD、SD同时从0变化为1时，由于门的延迟时间不一致，使触发器的次态不确定，即Qn+1=?，这种情况是不允许的。因此规定输入信号RD、SD不能同时为0，它们应遵循RD+SD=1的约束条件。 ? ; 从以上分析可见，基本RS触发器具有置0、置1和保持的逻辑功能，通常SD称为置1端或置位(SET)端，RD称为置0或复位(RESET)端，因此该触发器又称为置位—复位(SetReset)触发器或RDSD触发器，其逻辑符号如图5-1(b)所示。 因为它是以RD和SD为低电平时被清0和置1的，所以称RD、 SD低电平有效，且在图5-1(b)中RD、SD的输入端加有小圆圈。 ;5.1.2 基本RS触发器的功能描述方法 ;表 5 – 1 基本RS触发器状态表 ;图 5 – 2 次态卡诺图 ; 2. 特征方程(状态方程)  描述触发器逻辑功能的函数表达式称为特征方程或状态方程。对图5-2次态卡诺图化简，可以求得基本RS触发器的特征方程为 ; 3. 状态转移图(状态图)与激励表 状态转移图是用图形方式来描述触发器的状态转移规律。 图5 - 3为基本RS触发器的状态转移图。图中两个圆圈分别表示触发器的两个稳定状态，箭头表示在输入信号作用下状态转移的方向，箭头旁的标注表示转移条件。 ; 激励表(也称驱动表)是表示触发器由当前状态Qn转至确定的下一状态Qn+1时，对输入信号的要求。基本RS触发器的激励表如表5-2所示。;4. 波形图 ;5.2 时钟控制的触发器 ;; 当CP=0时，C、D门被封锁，RD=1，SD=1，由基本RS触发器功能可知，触发器状态维持不变。  当CP=1时，RD=R, SD=S，触发器状态将发生转移。将RD、SD代入基本RS触发器的特征方程式(5 - 1)中，可得出钟控RS触发器的特征方程为 ; 同理还可得出CP=1时，钟控RS触发器的状态转移真值表、 激励表分别如表5 - 3和表5-4所示，状态转移图、时序图分别如图5 - 6(a)、 (b)所示。  钟控RS触发器是在R和S分别为1时清“0”和置“1”，称为R、S高电平有效，所以逻辑符号的R、S输入端不加小圆圈。 ;表 5 – 4 钟控RS触发器激励表 ;图 5 – 6 钟控RS触发器的状态图和波形图 ;5.2.2 钟控D触发器 ; 当CP=1时，SD= D ，RD=D，代入基本RS触发器的特征方程得出钟控D触发器的特征方程为 同理，可以得出钟控D触发器在CP=1时的状态转移真值表(表5 - 5)、激励表(表5 - 6) 和状态图(图5 - 8)。 ;图 5 - 7D触发器 ;图 5-8 D触发器状态图 ;表 5 – 5 D触发器状态转移真值表 ;5.2.3 钟控T触发器;图 5 – 9 T触发器 ;由图5-9(a)可见： ;;表 5 – 7 T触发器状态转移真值表 ;5.2.4 钟控JK触发器