局部同步,全局异步量子点单元自动装置的设计.doc

2005年第五届电气与电子工程协会关于纳米科技的会议会刊 2005年7月于日本名古屋 局部同步,全局异步 量子——点单元自动装置的设计 (LSGA QCA) Minsu Choi1 and Nohpill Park2 美国密苏里罗拉大学ECE部，MO 65409-0040 choim@ 美国俄克拉何马州立大学CS部，OK 74078 npark@ 摘要——被称为四相定时的作为QCA定时的概念得到广泛应用。然而，由QCA继承的特点，比如：保持状态固定的方式、使数据流同步的方式、以及激励QCA单元的方式，都使得QCA电路的设计与VLSI有很大不同，进而带来了很多新的设计上的挑战，其中最困难的是由于QCA全局的时序主要取决于它的布局的事实。这个现象通常被称为“布局=时序”问题。为了避免这个问题，在这篇论文一种称为局部同步、全局异步的QCA自定时序电路的观点被提出。所涉技术能显著的减少一个线路中QCA设备的全局网络时序对布局的依赖性；因此，相当灵活的QCA电路设计将成为可能。 I.简介 QCA（量子点胞状自动机）是2004届国际半导体技术年会列出的六个很有前景的纳米尺度信息处理技术之一[1]。在QCA范例中一组彼此与相邻单元有联系的很规整的单元采用了局部互联的结构[2],[3],[4]。各单元间的耦合关系是通过相互静电作用给出的。这种结构理论上是能够编码数字信息的。QCA的基本结构单位是通过四量子-点的定位在一个正方形顶部的QCA单元。这个单元负载着两个额外的由于静电排斥而趋向于占用对角线位置的电子。二进制信息被编码于两个潜在的极化（如+1或-1）。当那些电子量子-机械式的通过通道的一列点到另一端时时该单元可从一极转为另一极[5]。通过单分子来使QCA单元生效是相当有前景的一个新领域。令人期待的是分子QCA构造可以在密度超过1012 devices/cm2及THz频率领域进行操作[6],[7]。 有策略的分配QCA单元的数目来是构造逻辑装置是可能的。其中最普及的QCA装置包括MV（即Majority Voter--多数选择，F(A，B，C) =AB + AC + BC），INV (即Inverter-转换, F(A) = /A)和二进制线。时钟在多数计算科技中都是很重要的，也是使QCA信息流同步的要求条件。目前，所有的QCA电路提议都要求一个不仅能控制信??流同步，而且确实能提供驱动电路的动力的时钟[6],[8]。除了这个时钟单元群不再需要外部信号源来驱动。因此设想一个QCA电路布需要时钟是困难的。 QCA计时的概念被称为四相定时[9],[10],[11],[12],[13]。四相定时信号应用于四个毗连的隐藏的电线。每个线路有一个线性增加和降低的电压值，这是为了绝热地转换置于其上的QCA单元。相邻电线有л/2的相位差，从而每组的第四根线都有相同的信号。这种方式将引起一个粗糙的正弦曲线式的、沿着QCA表面的定时域。 当时钟信号高时，点与点之间潜在的阻碍低，电子在单元之间有力的扩散，没有净极化存在；即P=0。当时钟信号切换为低时，点与点之间潜在的阻碍变大且电子被局限在很小的范围内，因此极化的加强是建立在相邻单元之间互相作用的基础上的；即它们利用相邻电子的极化作用。基本上高的时钟表示单元是自由的，低时钟表示单元是锁存住的。所以，由于在每个单元锁存的极化状态中可以存储二进制数字信息，四相定时体制可以和传统的注册轮换相比拟[10],[11],[14]。 II.“布局=定时”问题 随着四相定时机制的提出，使得在保证每个QCA单元都能得到驱动及信息得到及时的处理和传递的同时设计QCA电路成为可能。然而，由QCA继承的特点，比如：保持状态固定的方式、使数据流同步的方式、以及激励QCA单元的方式，都使得QCA电路的设计与VLSI有很大不同，进而带来了很多新的设计上的挑战，其中最困难的是由于QCA全局的时序主要取决于它的布局的事实。这个现象通常被称为“布局=时序”问题[13],[15]。根据四相定时原理，布局于一个定时区上的QCA单元需要一个完整的时钟周期来从上一个定时区接收数据并传递给下一个定时区。所以，全部的经由一系列定时区传递数据所需的延时可由td = nz/f来计算，其中td 代表延时，nz是定时区数目，f是时钟频率。比如，我们设想一个有两个输入线的QCA门，如果这两个输入线经过的定时区的数目不同，一个会比另外一个先到达QCA门。结果，就会由于竞争冒险而出现错误的输出。图1描述了电路F = (A + B)C.定时区0出现输入，OR必须在定时区1或其后的区域进