MIC至强融核介绍.docxVIP

计算机体系结构Report3 骑士登陆—— 基于MIC架构的至强融核 戚洪源  摘要：HPC的发展对社会的贡献是巨大的。尽管人们更容易去关注那些巨大的科学成就突破， 例如寻找希格斯玻色子，或宇宙膨胀的宇宙学模型，然而现在每个人所能获得的计算能力同样令人印象深刻。一经启动，现在一台基于英特尔至强E5处理器家族的双路工作站所交付的性能，大约相当于15年前超级计算机Top500的第一名的峰值浮点性能FLOPS。1997年，当时世界上最快的超级计算机是位于美国桑迪亚国家实验室的“ASCI红”，是世界上首个突破每秒一万亿次(TeraFLOPS)浮点运算的系统，它采用了9298个英特尔奔腾Pro处理器，成本约每一万亿次55，000．000美元。到201 1年，每一万亿次(TeraFLOPS)的拥有成本降到了低于1000美元。高性能计算确确实实已经为所有人触手可及。 然而，要充分利用系统性能方面的增长，应用本身必须开发微处理器所有的并行特性。 最大化应用性能绝不仅仅是写出绝妙的代码。现代并行应用使用了一系列复杂嵌套的并行功 能，从处理器内核间的消息通讯，到线程，再到在线程上表达数据并行的元素。我们看到了非常多的案例，透过并行优化获得超过十倍速的性能增长。 2012年底，英特尔公司推出了基于集成众核架构的至强融核产品。新的Intel Xeon Phi协处理器构建在这些源自英特尔至强处理器的并行编程原则之上。通过集成众多低功耗内核，每一个处理器核具备一个512位的SIMD处理单元和很多新的向量运算指令，Intel Xeon Phi协处理器优化了每瓦性能。超过每秒一万亿次的计算能力，Intel Xeon Phi创造了在一个芯片上的超级计算机。这个崭新的微架构具备突破性的每瓦性能，但也依赖于那些能够充分并行扩展到众多内核、线程和向量的应用程序。英特尔采取了一种崭新的方法来帮助释放这种并行能力。这个产品具有50个以上的基于x86架构的核心，并集成于一块PCI Express接口的卡中。它为至强系列中央处理器提供了有力补充，为用户的高度并行的工作负载带来全新性能体验。至强融核产品可以提供数百个同时运行的硬件线程，因而可以带来极高的并行性，也可以充分满足现有应用对高并发度的大量需求。 本文将对至强融核采用的MIC 架构进行解读。文章第一部分阐述MIC的诞生背景、特性以及它与市场上其他协处理器架构相比有哪些优势。文章第二部分将从MIC硬件架构的角度对MIC进行具体分析。文章第三部分将讲述个人在使用Phi卡过程中的具体感受。第四部分是总结。  MIC简介 MIC诞生背景 随着人们对于计算性能要求的不断扩大，一些新的技术不断推出。根据Flynn分类法的思想，硬件厂商在最高端领域，不计成本制造出了超级计算机。超级计算机一般指性能上居于世界领先地位的计算机（如Top500），通常有成千上万个处理器，其内存和I/O系统也经过专门设计，架构与个人计算机有很大区别，并非硬件的简单堆砌。即便如此，超级计算机与个人计算机的联系仍然十分紧密，如同军事、航天等高精尖行业的科技成果通常会逐渐应用于民间一样（如国际互联网），超级计算机的很多技术也为普通计算机的发展提供了很大的助力。例如一些超级计算机的CPU就可以直接应用于个人电脑，而CPU的向量化单元，处理器封装技术等，也早已普及到普通计算机当中。 但是超级计算机的成本过高，一般研究机构无法承担。随着计算机节点之间网络互连技术的成熟，多节点间的协作也逐渐成熟起来。由于每个节点都是一台完整的计算机，因此可以通过将作业分发到不同节点，实现节点间的并行，充分利用计算资源。通过这种网络连接协作的方式，衍生出了计算机集群和分布式计算两种架构。 于此同时，处理器制造商的思想并没有太大改变。如果一核不够就两核，两核还不够就四核……随着核数不断增多，功耗也不断增大，这时候，人们又想起了自己的老朋友：协处理器。从2007年开始，GPGPU的普及吹响了众核协处理器回归的号角。虽然GPGPU的本职是用于显示和处理图像，但其强大的处理浮点运算的能力，使之能够成为天然的协处理器。而作为协处理器的发明者，Intel公司自然也不会忘记8087，因此Intel公司在2012年推出MIC产品，作为新一代众核协处理器，将为高性能计算发挥更大的作用。 MIC技术简介 MIC( Many Integrated Core)架构正如其名，是将多个核心整合在一起的处理器，系列开发代号为“Knights”，面向HPC (High Performance Computing，高性能计算)领域，它旨在引领行业进入百亿亿次计算时代。其在计算机体系中，并非要取代CPU的地位，而是作为协处理器存在的。MIC芯片通常有数十个精简的x86核心，以提供高度并行的计算能力。与其