数字秒表设计终结版.doc

河南机电高等专科学校 《可编程逻辑器件原理与应用》 课程设计报告 数字秒表设计 专业班级： 医电131 学 号： 130411116 姓 名： 徐长伟 时 间： 2015年6月 成 绩： 数字秒表设计 摘要：本次设计的目的就是在掌握EDA实验开发系统的初步使用基础上，了解EDA技术，对计算机系统中时钟控制系统进一步了解，掌握状态机工作原理，同时了解计算机时钟脉冲是怎么产生和工作的。在掌握所学的计算机组成与结构课程理论知识时，通过对数字秒表的设计，进行理论与实际的结合，提高与计算机有关设计能力，提高分析、解决计算机技术实际问题的能力。通过课程设计深入理解计算机结构与控制实现的技术，达到课程设计的目标。 关键词：FPGA;数字秒表；VHDL 目录TOC \o 1-3 \f \h \u   HYPERLINK \l _Toc5898 1.概述  PAGEREF _Toc5898 3  HYPERLINK \l _Toc20814 2.设计要求  PAGEREF _Toc20814 4  HYPERLINK \l _Toc32076 2.1实验任务及要求  PAGEREF _Toc32076 4  HYPERLINK \l _Toc15715 3.总体构思  PAGEREF _Toc15715 4  HYPERLINK \l _Toc29596 3.1系统总体框图  PAGEREF _Toc29596 4  HYPERLINK \l _Toc25960 4.各单元电路的设计和实现  PAGEREF _Toc25960 5  HYPERLINK \l _Toc10954 4.1数字秒表的电路逻辑图  PAGEREF _Toc10954 5  HYPERLINK \l _Toc16831 4.2时序波形图如下：  PAGEREF _Toc16831 7  HYPERLINK \l _Toc24896 4.3顶层程序框图如下：  PAGEREF _Toc24896 8  HYPERLINK \l _Toc18575 5.功能仿真及其结果  PAGEREF _Toc18575 8  HYPERLINK \l _Toc10337 5.1分频模块  PAGEREF _Toc10337 8  HYPERLINK \l _Toc21020 5.2计数模块  PAGEREF _Toc21020 9  HYPERLINK \l _Toc6666 5.3势能控制模块  PAGEREF _Toc6666 10  HYPERLINK \l _Toc20691 5.4显示控制模块  PAGEREF _Toc20691 11  HYPERLINK \l _Toc9963 6.编译、下载及调试  PAGEREF _Toc9963 13  HYPERLINK \l _Toc693 6.1各功能模块VHDL程序十分之一秒  PAGEREF _Toc693 13  HYPERLINK \l _Toc11473 7.总结  PAGEREF _Toc11473 27  1.概述 超高速硬件描述语言VHDL是数字系统进行抽象的行为与功能描述道具体的内部线路结构描述，利用EDA工具可以在电子设计的各个阶段各个层系进行计算机模拟验证，保证设计过程中的正确性，可大大降低设计成本，缩短设计周期。本文介绍的数字秒表设计，。利用基于VHDL的EDA设计工具，采用大规模可编程逻辑器件FPGA，通过设计芯片来实现系统功能。 应用VHDL语言设计数字系统，很多设计工作可以在计算机上完成，从而缩短了系统的开发时间，提高了工作效率。本文介绍一种以FPGA为核心，以VHDL为开发工具的数字秒表，并给出源程序和仿真结果。 2.设计要求 2.1实验任务及要求 设计用于体育比赛用的数字秒表，要求： 1.及时精度大雨1/1000秒，计数器能显示1/1000秒时间，提供给计时器内部定时的始终频率为12MHz；计数器的最长计时时间为1小时，为此需要一个7位的显示器，显示的最长时间为59分59.999秒。 2、设计有复位和起/停开关。 （1）、复位开关用来使计时器清零，并做好计时准备。 （2）、起/停开关的使用方法与传统的机械式计数器相同，即按一下起/停开关，启动计时器开始计时，再按一下起/停开关计时终止。 （3）、复位开关可以在