030431006EDA技术与FPGA应用S.docVIP

《EDA技术与FPGA应用S》课程教学大纲 课程代码：030431006 课程英文名称：EDA technology and FPGA application s 课程类别：专业基础课 课程性质：必修 适用专业：电子科学与技术 课程总学时：64 讲课：56 实验：8 上机：0 一、大纲使用说明 （一）课程的地位及教学目标 本课程为本专业核心的专业基础课，既是电子设计的重要内容，又是数字集成电路设计的主要入门课程。通过本课程的学习，学生应掌握数字电路的可编程逻辑设计方法、硬件描述语言HDL、电路仿真的方法与工具、HDL综合的概念与方法，以及电路设计的器件实现工具。同时建立采用EDA工具、自顶而下的设计思想与方法，并培养学生功能逻辑电路系统的设计能力。 （二）知识、能力及技能方面的基本要求 要求深入掌握基础电路知识、基本设计理论，同时培养应用分析和高级逻辑设计能力。掌握将应用描述转换为电路描述的能力，熟练进行电路功能分解，掌握逻辑设计技能，具备设计实际应用电路的能力。 熟悉硬件描述语言HDL，掌握功能与时序仿真的方法和工具，掌握逻辑综合的方法和工具，以及相应的器件设计实现工具。 培养学生具备实际操作、灵活运用课程知识，解决实际问题的能力。 （三）实施说明 课程主要分为CPLD/FPGA结构与电气特性、HDL电路描述和仿真、逻辑综合、电路设计方法，以及相应的平台与工具。 重点内容在电路设计方法、逻辑综合和硬件描述语言HDL，需要结合实例深入讲解，使学生完全掌握。电路设计与逻辑综合部分还是难点，要重点讲授。HDL部分语法细节、各种EDA工具使用等方面的内容，可指定指导书让学生在作业或实验中自学。 （四）对先修课的要求 脉冲与逻辑电路（数字电子技术）、电路、线性电子线路（模拟电子技术）、C语言。 （五）对习题课、实验环节的要求 根据重点内容安排习题课：可编程器件的结构与工作原理、电路设计实例、功能电路的HDL描述、测试平台的HDL描述、功能电路的逻辑综合，安排4到6课时。 实验环节主要是上机操作,要求保证上机条件，即具备EDA软件工具：HDL仿真工具、FPGA/CPLD综合工具、FPGA/CPLD实现工具、SoPC设计工具。要求学生熟悉并掌握相??EDA软件的使用方法。实验上机内容：HDL仿真，2课时；HDL输入法进行Altera FPGA设计，4课时；图形法进行Altera FPGA设计，2课时；HDL输入法进行Xilinx FPGA设计，2课时；Altera SOPC设计，4课时。 （六）课程考核方式 1.考核方式：考试。 2.考试方法：笔试，闭卷。 3.课程总成绩：最终理论考试占80%、平时考核占10%（包括中期考试、作业、小测验、提问等）、实验占10%。 （七）主要参考书目: 《Verilog HDL 高级数字设计》， 西勒提编，电子工业出版社，2010年4月 《CPLD/FPGA设计及应用》罗朝霞、高书莉编 人民邮电出版社 2007年7月 二、中文摘要 EDA技术与FPGA应用S是一门重要的专业必修课，主要讲授硬件可编程器件FPGA/CPLD的结构与工作原理、硬件描述语言HDL、基于HDL的逻辑电路和电子系统设计、FPGA/CPLD的设计与应用，以及相关EDA工具软件，包括HDL仿真器、逻辑综合器及FPGA/CPLD开发平台的使用等。 三、课程学时总体分配表 序号章节名称学时讲课实验上机1EDA技术与FPGA/CPLD设计概述222Verilog HDL语言的语法基础10103Verilog HDL 建模161424Verilog HDL逻辑设计242225FPGA/CPLD结构与设计应用1284合计64568四、大纲内容 第1部分 总学时2学时 讲课2学时 实验0学时 上机0学时 标题：EDA技术与FPGA/CPLD设计概述 具体内容： 1. EDA技术概述、可编程逻辑器件FPGA/CPLD及其设计简介 2. Verilog HDL应用介绍 3. 集成电路设计概念与流程；基于HDL的设计方法、流程、工具 重点及难点：可编程逻辑器件FPGA/CPLD及其设计简介 习题内容：阅读教材第一章 第2部分 总学时10学时 讲课10学时 实验0学时 上机0学时 标题：Verilog HDL语法基础 具体内容： 1. verilog HDL基本概念、词汇规则、数字表达方式、字符串、标识符 2. Verilog HDL数据类型 3. Verilog HDL操作符 重点：Verilog HDL数据类型与操作符 难点：Veril