EDA原理第十一章数字时钟设计.pptVIP

数字时钟设计及实现 ;数字时钟设计-本章概要; 数字时钟设计-数字时钟的功能要求 ; 数字时钟设计-数字时钟的结构; 数字时钟设计-数字时钟的结构;数字时钟设计-控制模块结构; 数字时钟设计-控制模块结构; 数字时钟设计-控制模块结构; 数字时钟设计-控制模块结构; 数字时钟设计-控制模块结构; 数字时钟设计-控制模块结构; 数字时钟设计-控制模块结构; 数字时钟设计-控制模块结构;数字时钟设计-控制模块结构;数字时钟设计-控制模块结构;数字时钟设计-控制模块结构; 数字时钟设计-主程序;--信号定义： architecture Behavioral of clock is signal sec_counter1:std_logic_vector(3 downto 0); signal sec_counter2:std_logic_vector(3 downto 0); signal min_counter1:std_logic_vector(3 downto 0); signal min_counter2:std_logic_vector(3 downto 0); signal hour_counter1:std_logic_vector(3 downto 0); signal hour_counter2:std_lo