第5章处理器总线时序和系统总线浅析.ppt

第 5 章 处理器总线时序和系统总线 ; 本章讲述： 5.1 8086的引脚功能 5.2 8086处理器时序 5.3 系统总线;5.1 8086的引脚功能; 目前常用的是最大组态。要求有较强的驱动能力。此时8086要通过一组总线控制器8288来形成各种总线周期，控制信号由8288供给，如图5-1所示。;; 当8086处在最大状态时的脚24～脚31的含义为： ? S2#、S1#、S0#（输出，三态） 这些状态线的功能如表5-1所示。 这些信号由8288总线控制器用以产生有关存储器访问，或I／O访问的总线周期和所需要的控制信号。 在时钟周期T4状态期间， S2#、Sl#、S0#的任何变化，指示一个总线周期的开始；而它们在T3或Tw期间返回到无源状态（111），则表示一个总线周期的结束。当CPU处在DMA响应状态时，这些线浮空。; RQ#/GT#0，RQ#／GT#1（输入／输出） 这些请求／允许（Request／Grant）脚，是由外部的总线主设备请求总线并促使CPU在当前总线周期结束后让出总线用的。每一个脚是双向的，0比l有更高的优先权。这些线的内部有一个上拉电阻，所以允许这些引脚不连接。请求和允许的顺序如下：; ① 由其它的总线主设备，输送一个宽度为一个时钟周期的脉冲给8086，表示总线请求，相当于HOLD信号。 ② CPU在