原创力文档- 1、本文档共41页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
dj6第3章_基本组成与概念1
第三章 CPU子系统;第一节 CPU概论;3.1.1 CPU的基本组成; 输出逻辑;2、寄存器组;(2) 寄存器的分类;② 暂存器
暂存器不能通过程序访问, 也没有编号。
主要作用是存放指令执行过程中的中间信息。
比如:
? 从一个主存单元读数据存到另一个单元, 则有以下过程 单元?暂存器?单元;
? 为运算器两个输入端提供数据, 分两次将操作数送往两个不同的暂存器。;④ 程序计数器 (PC、IC、IP)
用于跟踪程序的地址。
PC的初值为所要执行的程序的首地址。
如果一条指令占据1个单元, 则一条指令被读出以后, 则进行: PC+1? PC操作 ;
如果一条指令占据2个单元, 则一条指令被读出以后, 则进行: PC+2? PC操作; 依次类推。 ; ? 特征位
? 进位位C: 指令执行后, 如果结果产生进位, 则将C置为1, 否则置0;;? 编程设定位
PSW的另一部分状态的设置是由编程来决定, 其典型的设置有: ; ? 中断允许标志或程序优先级字段:
— 中断允许标志I(或TI): 根据当前运行程序与外部中断的紧要程度, 处理器通过对该标志的设置, 决定是否响应中断请求。
— 为每一程序和中断请求设置优先级, 仅当中断请求的优先级高于正在执行的程序的优先级, 才响应中断请求。;⑦ 数据缓冲寄存器 MBR (或MDR)
用于暂存CPU与存储器和外设之间通信的数据。;3、微命令产生部件;取指阶段(取指);?程序计数器 ; 微操作信号序列形成部件;4、时序系统;振荡器
;取指令;5、CPU内部的数据通路的结构 ;? 单总线通路
— 设置一组数据通信总线, 数据传送均通过该总线进行;
— 结构简单、但不能实现多组数据并发;;(1) 单组内总线、分立的寄存器结构;— 根据上述特点, 以下数据传送功能的完成:;— 需要的主要控制信号
? 寄存器开门信号
? 移位控制信号
? 寄存器打入脉冲;— 结构图:;— 完成 R0 + R1 ? R2 , 步骤如下:;8K指令Cache;3.1.2 时序控制方式;1、同步控制方式;工作周期1;⑤ 应用场合:;2、异步控制方式;主设备获得总线控制权;也可以描述为(以读数据为例): ;从时序上看:;? 时间安排紧凑、合理;
? 控制复杂。;总线周期长度可变, 时钟周期长度不变。;总???周期(5T);(1) 无等待周期的存储器读;(2) 需要插入等待周期的存储器读 ;设备请求总线权
文档评论（0）