2006031459 黄德荣 5位逐级进位和超前进位加法器设计综述.doc

深 圳 大 学 实 验 报 告 课程名称： VHDL数字电路设计教程 实验项目名称： 5位逐级进位和超前进位加法器设计 学院： 信息工程学院 专业： 电子信息工程 指导教师： 梁松海 报告人：黄德荣 学号：20006031459 班级： 1班 实验时间： 2008.10.22 实验报告提交时间： 2008.11.5 教务处制 实验目的与要求： 用XILINX ISE 7.1i实现逐级进位和超前进位加法器方法、步骤： 1，逐级进位加法器 对每一位都使用了全加器FAU，图中a和b是输入位，cin是进位输入位。S是求和的结果，