- 1、本文档共6页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
Cortex—M0-STM32L0x3参考手册—复位和时钟电路
7.2.1 HSE
振荡器和负载电容需要安置在离OSC管脚越近越好,减少时钟倾斜和时钟的稳定时间。
HSE时钟旁路
最高32M Hz,通过RCC_CR寄存器中HSEBYP和HSEON位设置。OSC_IN通过50%占空比的时钟信号驱动,OSC_OUT需要保持在Hi-Z。外部时钟信号可以是方波,正弦波和三角波,为了减少消耗,推荐使用方波。
晶体和陶瓷振荡器
1-24M Hz外部振荡器可以产生一个非常精确的时钟,用来做主时钟。
RCC_CR寄存器中的HSERDY位用于指示HSE是否已经稳定。
7.2.2 HSI16 时钟
HSI16可以直接用于系统时钟或者作为PLL输入。
HSI16可以用于从stop模式或low power模式唤醒后,比MSI更小的唤醒时间。
HSI16的启动时间比HSE更短。但是即使是经过校准,HSI16的精确度也比外部振荡器低。
由于制造过程的变化,不同芯片的RC 振荡频率会不同,每个器件都经过ST的校准,保证在25℃下1%的精确度。reset后,出厂校准值被load进RCC_ICSCR的HSI16CAL[7:0]。
RCC_CR寄存器中的HSI16RDY位指示着HSI16是否已经稳定。RCC_CR寄存器中的HSI16ON位可以开启或者关闭HSI16.
7.2.3 MSI clock
MSI时钟信号由内部RC振荡器产生。频率范围由RCC_ICSCR中的MSIRANGE[2:0]校正。
MSI的频率有:65.536KHz,131.072KHz,262.144KHz,524.0288KHz,1.048MHz,2.097MHz(默认值)和4.194MHz。
MSI时钟通常被用于复位之后的重启或者从standby模式唤醒的系统时钟(MSI复位到2.097MHz)。当从停止模式唤醒后(MSI的值不变),MSI可以被用于系统时钟。
MSI可以提供低成本低功耗的时钟源。在低功耗模式下,MSI被用于唤醒时钟。
RCC_CR寄存器中的MSIRDY标志位用来指示MSI是否已经稳定。未稳定前,MSI时钟不输出。
RCC_CR中MSION位可以用来开启和关闭MSI。
当HSE失效时,MSI可以作为备用时钟。
校准内容和HSI一致。
7.2.4 HSI48
由内部48MHz RC振荡器产生,可以直接用于USB和RNG产生器。
HSI48通过clock recovery system,使用LSE或者外部信号来校准。在进入stop或者standby模式后,HSI48会停止。如果CRS不启用,HSI48通过出厂配置校准。
HSI48需要VREFINT。
RCC_CRRCR(Clock recovery RC)中的HSI48RDY指示HSI48是否稳定。
HSI48ON可以用来控制HSI48的开关。
7.2.5 PLL
PLL能够由HSI16,HSE驱动。能够用来产生系统时钟,并且可以用来作为USB外设的48M时钟。
PLL的输入为2-24MHz。
当使用PLL作为USB时钟源,那么PLL VCO的频率需要调整到96MHz。
系统时钟通过PLL VCO分频输出。
rang1:PLL VCO最高96MHz
rang2:PLL VCO最高48MHz
rang3:PLL VCO最高24MHz
修改PLL配置,需要以下步骤:
除能PLL,设置PLLON为0
等到PLLRDY位清除,PLL完全停止
修改设置
设置PLLON为1,使能PLL
7.2.6 LSE 时钟
32.768KHz低速外部晶体或者陶瓷振荡器。用于提供低功耗但是高精确度的RTC时钟。
通过RCC_CSR中的LSEON使能。
驱动能力可以动态的,通过LSEDRV[1:0]改变,用来获得鲁棒性,短的开启时间和低功耗之间的妥协。当处于low drive mode时,可以通过power-on reset和RTC reset来改变至另一种模式。
RCC_CSR中的LSERDY位可以用来指示LSE是否已经稳定。
LSE还可以设置为LSE bypass方式。
7.2.7 LSI时钟
可以在stop模式或者standby模式下运行,驱动independent watchdog(IWDG)。时钟频率为37KHz。
开关:LSION位in RCC_CSR寄存器
稳定:LSIRDY位in RCC_CSR寄存器
LSI准备好的话,会产生一个中断,如果在RCC_CIER中使能了。
7.2.8 系统时钟
四个时钟源可以用来驱动SYSCLK
HSI16,HSE,PLL,MSI
当一个时钟源被用来直接或者通过PLL间接作为系统时钟,那么它就不能被关闭。
只有在目标时钟源准备好后才可以切换目标时钟源作为系统时钟。
7.2.10 HSE clock security system(CSS)
CSS由软件开启,当HSE准备
您可能关注的文档
最近下载
- 中医妇科特色疗法之穴位贴敷疗法PPT.pptx
- 《无障碍设施施工验收及维护规范》(GB50642—2011)的解读.pdf VIP
- 初中化学第二单元《我们周围的空气》作业设计.docx
- 04-2024黄河流域生态保护和高质量发展-东营公需.docx
- 人教版九年级下册《语文》核心素养全册教案.pdf
- 贵州省施秉县恒盛有限公司36×39000kVA110kV工业硅冶炼炉年产90万t工业硅升级改造项目环境影响报告书简本.doc VIP
- 广东花城版七年级音乐教学计划(通用10篇).doc
- 二年级上册数学教材分析.pdf
- 基因工程___电子版.doc
- 蚌埠医学院第一附属医院临床医学研究伦理会审查批件.doc
文档评论(0)