時序逻辑电路.pptVIP

第六章 时序逻辑电路;一、重点掌握的内容;6.1 概 述;二、典型的时序逻辑电路——串行加法器;? 输出方程：;四、时序逻辑电路的分类; ? 按输出Y与现态Q及输入X 的关系分：; 鉴于时序电路在工作时是在电路的有限个状态空间按一定的规律转换的，所以又将时序逻辑电路称为状态机（State Machine）或算法状态机（Algorithmic State Machine） 分析时只要将状态变量和输入信号一起当作逻辑函数的输入变量处理，那么分析组合逻辑电路的方法仍然可以使用。不过，由于任意时刻的状态变量的取值都和电路的历史情况有关，所以分析起来要比组合逻辑电路法杂一些。;6.2 时序逻辑电路的分析方法; 2、状态转换表 状态转换表也称状态迁移表或状态表，是用列表的方式来描述时序逻辑电路输出Y、次态Q﹡和外部输入X、现态Q之间的逻辑关系。 ;;3、状态图 ;4、时序图;5、状态机流程图; SM图中使用的图形符号有三种：状态框、判断框和条件输出框。状态框是一个矩形框，每个状态框表示电路的一个状态。;Y1，Y2;二、时序逻辑电路的分析方法;例1：试分析如图所示同步时序逻辑电路的功能。;(2) 写出状态方程 ;（4）根据状态方程列出状态转换真值表。 ;（6）时序图（设Q2Q1Q0初态为000） ;例2 时序电路如图所示，试分析其功能。 ;解： 该电路仍为同步时序电路。 （1）电路的驱动方程为 ;（3）状态转换表 ;状态转换图 ;（5）波形图;三、异步时序逻辑电路分析方法;异步时序电路分析举例 ; 解 由电路可知CLK1=CLK3=CLK, CLK2=Q1, 因此该电路为异步时序电路。 各触发器的驱动方程为 ;状态真值表 ;状态转换图 ;6.3 若干常用的时序逻辑电路; 因为一个触发器能存储一位二进制代码， 所以用n个触发器组成的寄存器能存储一组n位二进制代码。对寄存器中使用的触发器只要求具有置1、置0的功能即可， 因而无论是用电平触发的触发器，还是用脉冲触发的或是边沿触发的触发器，都能组成寄存器。;一、并行寄存器;由四个D触发器构成的4位基本寄存器： ;1、右移寄存器;（4）动作特点;（5）工作波形;2、左移寄存器 ;（1）逻辑电路图（见教材P275） ;（2）引脚及逻辑功能示意图;74LS194功能测试;例：画出由74LS194构成时序电路的状态转换图。;2片74LS194A接成8位双向移位寄存器;6.3.2 计数器; 一、计数器的分类 ; 2、按计数脉冲输入方式分 (1) 同步计数器：计数脉冲引至所有触发器的CLK端， 使应翻转的触发器同时翻转。 (2) 异步计数器：计数脉冲并不引至所有触发器的CLK端，有的触发器的CLK端，是其它触发器的输出，因此触发器不是同时动作。 ; 3、按计数增减趋势分 (1) 递增计数器：每来一个计数脉冲，触发器组成的状态就按二进制代码规律增加。这种计数器有时又称加法计数器。 (2) 递减计数器：每来一个计数脉冲，触发器组成的状态，按二进制代码规律减少。有时又称为减法计数器。 (3) 双向计数器：又称可逆计数器，计数规律可按递增规律，也可按递减规律，由控制端决定。 ;4、按电路集成度分 (1) 小规模集成计数器：由若干个集成触发器和门电路， 经外部连线，构成具有计数功能的逻辑电路。 (2) 中规模集成计数器：一般用 4 个集成触发器和若干个门电路，经内部连接集成在一块硅片上，它是计数功能比较完善，并能进行功能扩展的逻辑部件。由于计数器是时序电路，故它的分析与设计与时序电路的分析、 设计完全一样。;1、n位二进制同步加法计数器;; 若计数脉冲频率为f0，则Q0、Q1、Q2、Q3端输出脉冲的频率依次为f0的1/2、1/4、1/8、1/16。因此又称为分频器。;2、4位集成二进制同步加法计数器74LS161/163;4位同步二进制计数器74161功能表;4位同步二进制计数器74163功能表;驱动方程;;4、4位集成二进制同步可逆计数器74LS191;4位同步二进制计数器74LS191功能表;1;双时钟加/减计数器74LS193;三、同步十进制计数器;状态方程; 同步十进制可逆计数器也有单时钟和双时钟两种结构形式。属于单时钟的有74LS190等，属于双时钟的有74LS192等。;74LS160功能测试;四、异步二进制计数器;触发器为下降沿触发，Q0接CLK1,Q1接CLK2。 若上升沿触发，则应 接CLK1, 接CLK2。;2、3位异步二进制减法计数器;五、异步十进制计数器;异步