SPI简介综述.docxVIP

SPI工作原理总结 硬件上为4根线。 主机和从机都有一个串行移位寄存器，主机通过向它的SPI串行寄存器写入一个字节来发起一次传输。 串行移位寄存器通过MOSI信号线将字节传送给从机，从机也将自己的串行移位寄存器中的内容通过MISO信号线返回给主机。这样，两个移位寄存器中的内容就被交换。 外设的写操作和读操作是同步完成的。如果只进行写操作，主机只需忽略接收到的字节；反之，若主机要读取从机的一个字节，就必须发送一个空字节来引发从机的传输。 SPI接口简介 SPI:Serial Peripheral interface的缩写，顾名思义就是串行外围设备接口。 SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，主要应用在 EEPROM，FLASH，实时时钟，AD转换器，还有数字信号处理器和数字信号解码器之间。 STM32F4 的 SPI 功能很强大， SPI 时钟最高可以到 37.5Mhz，支持 DMA。 SPI内部结构简明图 SPI接口一般使用4条线通信： MISO 主设备数据输入，从设备数据输出。 MOSI 主设备数据输出，从设备数据输入。 SCLK时钟信号，由主设备产生。 CS从设备片选信号，由主设备控制。 SPI接口框图 STM32 SPI接口可配置为支持SPI协议或者支持I2S音频协议，默认是SPI模式。可以通过软件切换到I2S方式。 27.2.1 SPI 特性● 基于三条线的全双工同步传输● 基于双线的单工同步传输，其中一条可作为双向数据线● 8 位或 16 位传输帧格式选择● 主模式或从模式操作● 多主模式功能● 8 个主模式波特率预分频器（最大值为 fPCLK/2）● 从模式频率（最大值为 fPCLK/2）● 对于主模式和从模式都可实现更快的通信● 对于主模式和从模式都可通过硬件或软件进行 NSS 管理：动态切换主/从操作● 可编程的时钟极性和相位● 可编程的数据顺序，最先移位MSB或LSB● 可触发中断的专用发送和接收标志● SPI 总线忙状态标志● SPI TI 模式● 用于确保可靠通信的硬件 CRC 功能：— 在发送模式下可将 CRC 值作为最后一个字节发送— 根据收到的最后一个字节自动进行 CRC 错误校验● 可触发中断的主模式故障、上溢和 CRC 错误标志● 具有 DMA 功能的 1字节发送和接收缓冲器：发送和接收请求 时钟相位和时钟极性通过 SPI_CR1 寄存器中的 CPOL 和 CPHA 位，可以用软件选择四种可能的时序关系。CPOL（时钟极性）位控制不传任何数据时的时钟电平状态。此位对主器件和从 器件都有作用。如果复位 CPOL， SCK 引脚在空闲状态处于低电平。如果将 CPOL 置 1， SCK 引脚在空闲状态处于高电平。如果将 CPHA（时钟相位）位置 1，则 SCK 引脚上的第二个边沿（如果复位 CPOL 位，则为下降沿；如果将 CPOL 位置 1，则为上升沿）对 MSBit 采样。即，在第二个时钟边沿锁存数据。如果复位 CPHA 位，则 SCK 引脚上的第一个边沿（如果将 CPOL 位置 1，则为下降沿；如果复位 CPOL 位，则为上升沿）对 MSBit 采样。即，在第一个时钟边沿锁存数据。CPOL（时钟极性）和 CPHA（时钟相位）位的组合用于选择数据捕获时钟边沿。 数据帧格式移出数据时MSB在前还是LSB在前取决于SPI_CR1寄存器中LSBFIRST位的值。每个数据帧的长度均为8位或16位，具体取决于使用SPI_CR1寄存器中的DFF位。所选的数据帧格式适用于发送和/或接收。 从器件选择 (NSS) 引脚管理可以使用 SPI_CR1 寄存器中的 SSM 位设置硬件或软件管理从器件选择。● 软件管理 NSS (SSM = 1)从器件选择信息在内部由 SPI_CR1 寄存器中的 SSI 位的值驱动。外部 NSS 引脚空闲，可供其它应用使用。● 硬件管理 NSS (SSM = 0)根据 NSS 输出配置（ SPI_CR1 寄存器中的 SSOE 位），硬件管理 NSS 有两种模式。— NSS 输出使能（ SSM = 0， SSOE = 1）仅当器件在主模式下工作时才使用此配置。当主器件开始通信时， NSS 信号驱动为低电平，并保持到 SPI 被关闭为止。— NSS 输出禁止（ SSM = 0， SSOE = 0）对于在主模式下工作的器件，此配置允许多主模式功能。对于设置为从模式的器件， NSS 引脚用作传统 NSS 输入：在 NSS 为低电平时片选该从器件，在 NSS 为高电平时取消对它的片选。 状态标志应用可通过三种状态标志监视 SPI 总线的状态。发送缓冲区为空 (TXE)此标志置 1 时