第4章内存及其与CPU连接.pptVIP

第4章 微机的内存及其与CPU的连接;本章的重点： 了解存储器的分类； 了解SRAM、DRAM的工作原理； 掌握存储器地址译码和存储器接口。;4.1存储器概述;高速缓冲存储器（Cache）：主要由双极型半导体存储器构成，速度快。为了弥合主存和CPU的速度上的较大差别而设置。存放正在执行的程序和数据，速度与CPU相匹配。有片内片外之分。 主存储器（内存）：主存储器又称为内部存储器，主要用来存放当前正在使用或者经常使用的程序和数据。 具有一定的容量、存取速度较高。 辅助存储器（外存） ：辅助存储器又称为外部存储器，主要用来存放当前暂时不参加运算的程序和数据。 ;4.1.2 存储器的分类;3、按存储器的存取方式分类 ; ;存储器芯片的引脚： 1)地址线：输入信号，A0~A10，表明芯片内部有211个存储单元 2)数据线：D0~D7，表明芯片内每个存储单元可存储8位二进制数据。 注：存储芯片x根地址线，y根数据线，其可存储二进制位的数量为2x×y。 3)控制信号： CS*：片选信号 OE*：输出允许信号 ME*：写入允许信号;存储芯片内部由存储矩阵、地址译码电路和读/写控制电路等组成。 1、存储矩阵 存储矩阵是存储单元的集合，一个存储单元可以存储一位或多位二进制数数据。因此，可以把存储器芯片分为位片结构和字片结构两种类型。;2、地址译码电路 译码器将地址锁存器输入的地址码转换成译码器输出线上相应的有效电平，表示选中了某一存储单元，并由驱动器提供驱动电流去驱动相应的读/写电路，完成被选中单元的读/写操作。 译码驱动方式分为 一维地址译码和二维地址译码两种。;;3、读/写控制电路 控制逻辑接收CPU送来的启动、读、写等命令，经控制电路处理后，由控制逻辑产生一组时序信号来控制存储器的读出和写入操作。 ;4.1.4 半导体存储芯片的性能指标;4.2 随机存取存储器;2、SRAM存储芯片——Intel 2114 Intel 2114是一种210×4位的SRAM存储器芯片，其最基本的存储元是六管存储电路；该存储芯片有1024个存储单元，每单元4位，也就是字长为4位。采用三态控制。 ;;(1)2114的内部结构和引脚 (2)2114的读周期 当ME*=1??CS*=0时，对2114的操作为读取，其时序图如下所示。 ;(3)2114的写周期 ;4.2.2 动态随机存取存储器DRAM;2、DRAM芯片的组成 DRAM存储芯片——Intel 4164芯片 Intel 4164是一种64K×1bit的DRAM存储器芯片，它的基本存储元采用单管存储电路。 ;;; 4.3.2、 PROM的存储原理;4.4 存储芯片地址译码与存储容量扩展;1、以简单逻辑门电路形成片选信号 例1：有一片2K×8ROM存储芯片，与CPU的连接如图所示，试确定其他地址范围。 ;例2：有一片32K×8RAM存储芯片，与CPU的连接图如下所示，试确定其地址范围。;例3：有四片8K×8RAM存储芯片，与CPU的连接如下所示，试确定其地址范围。;2、以译码器形成片选信号 ;74LS139 双2:4译码器;例4：某8088系统的64KROM由八片2764（8K×8）EPROM组成，与CPU的连接如图所示，试确定其地址范围。;例5： 某微型计算机系统的32KRAM由四片6264（8K×8）SRAM组成，与CPU的连接如下，试确定其地址范围。;4.4.2 存储芯片片选译码的形式;1、线选译码法 线选法就是用除了片内寻址外的高位地址线直接（或经反 相器）接至各个存储芯片的片选端，当某条地址线信息为“0” 时，就选中与之对应的存储芯片。 ;2、全译码法 ;地址范围;3、部分译码 ;4.4.3 存储器容量扩展;1、位扩展 ;位扩展 ;2、字扩展 ;字扩展 ;3、字和位同时扩展 ;字和位同时扩展 ; 历年典型考题; 历年典型考题; 历年典型考题;4.5 存储器接口;在连接中需要考虑的问题如下： 总线的负载能力。在设计CPU芯片时，一般考虑其输出线的直流负载能力。 CPU的时序和存储器的存取速度之间的配合问题。 存储器的地址分配和片选问题。 控制信号的连接。 ;CPU与SRAM的连接 (2) 静态RAM与8位CPU的连接 例 设用2114静态RAM芯片构成4K×8位存储器，其地址范围为2000H～2FFFH。试画出连接线路图。 【分析】 2114的结构是1K×4位，需用芯片数为：4/1×8/4＝8。可先用两片2114按位扩展方法组成1K×8的存储器组，再用8片组成四组1K×8位的存贮器。1K芯片有10根地址线，可接地址总线A9～A0，每