匡宗武[20119763)多路智力抢答器课程设计.ppt

多路智力竞赛抢答器的设计; 总体方案与原理说明 元件清单 主要芯片介绍 单元模块设计 总体电路原理图 参考文献 ;总体方案与原理说明总框图; 主体电路： 完成基本抢答后，选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答 扩展电路 完成定时抢答的功能！ ;;主要芯片介绍 优先编码器 74LS148 74LS148为8线－3线优先编码器，表2为其真值表，图8为其管脚图。 ;74LS148工作原理如下：  该编码器有8个信号输入端，3个二进制码输出端。此外，电路还设置了输入使能端EI，输出使能端EO和优先编码工作状态标志GS。 当EI=0时，编码器工作；而当EI=1时，则不论8个输入端为何种状态，3个输出端均为高电平，且优先标志端和输出使能端均为高电平，编码器处于非工作状态。这种情况被称为输入低电平有效，输出也为低电来有效的情况。当EI为0，且至少有一个输入端有编码请求信号（逻辑0）时，优先编码工作状态标志GS为0。表明编码器处于工作状态，否则为1。 由功能表可知，在8个输入端均无低电平输入信号和只有输入0端（优先级别最低位）有低电平输入时，A2A1A0均为111，出现了输入条件不同而输出代码相同的情况，这可由GS的状态加以区别，当GS＝1时，表示8个输入端均无低电平输入，此时A2A1A0=111为非编码输出；GS＝0时，A2A1A0=111表示响应输入0端为低电平时的输出代码（编码输出）。EO只有在EI为0，且所有输入端都为1时，输出为0，它可与另一片同样器件的EI连接，以便组成更多输入端的优先编码器。  从功能表不难看出，输入优先级别的次为7，6，……，0。输入有效信号为低电平，当某一输入端有低电平输入，且比它优先级别高的输入端无低电平输入时，输出端才输出相对应的输入端的代码。例如5为0。且优先级别比它高的输入6和输入7均为1时，输出代码为010，这就是优先编码器的工作原理;锁存器74LS279 原理： 在74ls279中，由于4回路中2回路置位端子为两个，所以使用其一时，整理两个置位输入作为1个使用，或将另一个输入固定为“H”使用。另外，作为稍微变化74LS279 的使用方法，也可将3组作为RS锁存器使用，剩余的RS锁存器作为2输入NAND门电路使用，复位输入例如①管脚固定为”L”时其输入为”H”，所以可构成将②和③作为输 入，输出为④的2输入NAND。其管脚图如图所示; 3 计数器74LS192 74LS192具有下述功能： ①异步清零：CR=1，Q3Q2Q1Q0=0000 ②异步置数：CR=0，LD=0，Q3Q2Q1Q0=D3D2D1D0 ③保持： CR=0，LD=1，CPU=CPD=1,Q3Q2Q1Q0保持原态 ④加计数：CR=0, LD=1，CPU=CP，CPD=1，Q3Q2Q1Q0按加法规律计数 ⑤减计数：CR=0, LD=1，CPU=1，CPD= CP，Q3Q2Q1Q0按减法规律计数 74LS192是双时钟方式的十进制可逆计数器。 CPU为加计数时钟输入端，CPD为减计数时钟输入端。 LD为预置输入控制端，异步预置。 CR为复位输入端，高电平有效，异步清除。 CO为进位输出：1001状态后负脉冲输出 BO为借位输出：0000状态后负脉冲输出。 ;单元模块设计 1 抢答器电路功能介绍 设计电路见图所示。电路选用优先编码器 74LS148 和锁存器 74LS279来完成。该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。工作过程：开关S置于清除端时，RS触发器的 R、S端均为0，4个触发器输出置0，使74LS148的优先编码工作标志端（图中5号端）＝0，使之处于工作状态。当开关S置于开始时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下S5），74LS148的输出经RS锁存后，CTR=1,RBO(图中4端) =1,七段显示电路74LS48处于工作状态，4Q3Q2Q=101,经译码显示为“5”。此外，CTR＝1，使74LS148 优先编码工作标志端（图中5号端）＝1，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148的 此时由于仍为CTR＝1，使优先编码工作标志端为1，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将S开关重新置“清除”然后才可能进行。 ;抢答器电路; 2定时时间