第12章时序逻辑电路选编.ppt

第12章 时序逻辑电路 本章要求： 12.3.1 二进制计数器 四位二进制同步加法计数器级间连接的逻辑关系 例:分析图示逻辑电路的逻辑功能,说明其用处。 设初始状态为“000”。 2.列写状态转换表，分析其状态转换过程 12.3.2 十进制计数器 逻辑功能及外引线排列 逻辑功能及外引线排列 逻辑功能及外引线排列 12.3.4 环行计数器 12.3.5 环行分配器 12.4.1 数码寄存器 （2）集成数码锁存器74LS373 12.4.2　移位寄存器 12.4.3 寄存器的应用实例 12.4 寄存器 13.4.1 数码寄存器 12.4.2 移位寄存器 　　74LS161的功能表 同步并行置数 CO= Q3 Q2 Q1 Q0 CTT CP上升沿有效 清零功能最优先 程序分频器（分频比N为1~256 ） CC4516为可逆4位二进制计数器 接成减法计数器（U/D＝0） 当高、低位计数器均减为0时 0 0 1 分频器的输出信号fO 改变预置数的值，可以改变分频比。 　　当前置数值S7S6S5S4S3S2S1S0则该程序分频器的分频比N=？ 132＝8×16＋3＋1 数字电子钟是一种直接用数字显示时间的计时装置。一般由晶体振荡器、分频器、计数器、译码器、显示器、校时电路和电源等部分组成。 数字电子钟的组成 2．组成数字钟计数显示电路 　　通常数字钟需要一个精确的时钟信号，一般采用石英晶体振荡器产生，经分频后得到周期为1秒的脉冲信号CP。 图5-41 数字钟“秒”计数、译码、显示电路 　　个位十进制×十位六进制＝六十进制加法计数器 进位信号 BCD-七段显示译码器7448，输出为高电平有效 。 选共阴型数码管BS201。 （1）同步十进制加法计数器 （2）二 —五—十进制计数器 F0 J Q K Q F1 J Q K Q F2 J Q K Q F3 J Q K Q SD RD RD RD RD SD Q3 Q2 Q1 Q0 C0 R0(1) R0(2) S9(1) S9(2) C1 CT74LS290 Q3 1 2 3 4 5 6 7 Q2 Q1 Q0 C0 R0(1) R0(2) S9(1) S9(2) C1 UCC GND 14 13 12 11 10 9 8 CT74LS290 反馈置“0”法，可得出小于原进制的多种进制的计数器 S9(1) S9(2) R0(1) R0(2) C1 C0 Q3 Q2 Q1 Q0 S9(1) S9(2) R0(1) R0(2) C1 C0 Q3 Q2 Q1 Q0 六进制计数器 九进制计数器 六十进制计数器 S9(1) S9(2) R0(1) R0(2) C1 C0 Q3 Q2 Q1 Q0 （1） S9(1) S9(2) R0(1) R0(2) C1 C0 Q3 Q2 Q1 Q0 （2） 寄存器是用来存储二进制代码的电路。它的主要组成部分是触发器。 一个触发器能存储1位二进制代码，要存储 n 位二进制代码，就需要用 n 个触发器，所以寄存器实际上是若干触发器的集合。 12.4 寄存器 存放二进制数，传输二进制信息 ，即代码的寄存、移位、传输。 12.4.1 多位寄存器—74LS175 1Q 2Q 3Q 4Q 保 持 × × × × H H 1D 2D 3D 4D 4D 3D 2D 1D H L L L L × × × × × L 4D 3D 2D 1D CP RD 输 出 输 入 保 持 × × × × L H 74LS175的功能表 12.4.2 移位寄存器 把若干个触发器串接起来，就可以构成一个移位寄存器。 串行数据输入端 串行数据输出端 并行数据输出端 1. 单向移位寄存器（串入/串出、并出、右移） D2=Q1 D1=Q0 D3=Q2 D0=DI Q0n+1=D Q1n+1 =Q0 Q2n+1 =Q1 Q3n+1 =Q2 Qn+1=D D触发器的特性方程 驱动方程： 次态方程： 工作原理： 设 DI = Q0Q1Q2Q3 = 1011 1 0 1 1 0 1 1 0 1 1 0 0 1 0 0 0 0 0 0 0 4个CP后，输入端的数据“1011”