MCS_51系列单片机原理及接口技术.ppt

书名： MCS-51系列单片机原理及接口技术 第2版? ISBN： 7-111-07107-7 作者：邹振春 出版社：机械工业出版社 本书配有电子课件;第二章 MCS-51单片机的硬件结构;2.1 MCS-51单片机的内部结构;MCS-51单片机的基本结构（8051） ;MCS-51单片机的基本结构（8031） ;MCS-51单片机的基本结构（8751） ;52子系列相对于51子系列而言，内部RAM为256B，并增加了一个定时/计数器2。;1.中央处理单元 ;ALU用来完成加减乘除算术运算及布尔数的逻辑运算。累加器A8位，是最繁忙的寄存器，所有的算术运算和大部分的逻辑运算都是通过A来完成的，在运算前A中暂存一个操作数，运算后保存结果。B寄存器除用于乘除法操作外，对于其它指令只能作一个寄存器使用。PSW用来存放运算结果的一些特征。;⑵ 布尔处理机：是CPU中的重要组成部分，拥有相应的布尔指令子集。硬件有自己的处理单元(进位位CY)和自己的位寻址空间和I/O口，是一个独立的位处理机。大部分的操作均围绕CY来完成。能够完成位的传送、清0、置位、求反、与、或及判位转移操作。;VCC;;⒋ 并行输入/输出口(32条);⒏ 中断系统有5个中断源、2个优先级，可以实现多个软件功能的并行运行。 ;2.2 MCR-51的主要性能特点;⒓ 指令系统（系统时钟为12MHz时）：大部分指令执行时间为1?s；少部分指令执行时间为2?s；只有乘、除指令的执行时间为4?s。;2.3 MCS-51引脚功能描述;;RST/VPD(9脚)：当振荡器运行时，在此引脚上出现两个机器周期的高电平将使单片机复位。一般在此引脚与VSS引脚之间连接一个约8.2KΩ的下拉电阻，与VCC引脚之间连接一个20?F的电容，以保证可靠复位。 复位以后，P0～P3口输出高电平，SP指针重新赋值为07H，其它特殊功能寄存器和程序计数器PC被清0。;MCS-51复位后内部寄存器初态;;⑵ 电平方式开关复位电路和脉冲方式开关复位电路如b)、c)所示。复位电路中的电阻、电容参数和CPU采用的时钟频率有关，由实验调整。在实际的8031应用系统中，外部扩展的I/O口电路也需初始复位，如果和8031的复位端相连也将影响复位电路中的RC参数。也可以采用独立的外围接口上电自动复位电路。;ALE/PROG(30脚)：当访问外部数据存储器时，ALE的输出用于锁存地址低字节，即使不访问外部存储器，ALE仍以不变的频率周期性地出现正脉冲信号，为振荡器频率的六分之一，因此可用作对外输出的时钟。只是当访问外部数据存储器时，将跳过一个ALE脉冲。ALE端可以带动8个TTL负载。对于有EPROM的单片机，在EPROM编程期间，此脚用于输入编程脉冲。;EA/VPP(31脚)：当 EA端保持高电平时，访问内部程序存储器，但当PC值超过0FFF(51系列)或1FFF(52系列)时，将自动转向执行外部程序存储器的程序。当EA端保持低电平时，则只访问外部程序存储器，而不管是否有内部程序存储器。 ;P1：是一个带有内部上拉电阻的8位双向I/O口。对EPROM编程和程序验证时，接收低8位地址。能带动4个TTL负载。 ;2.4 存储器配置;;⒊ 功能上，把存储器分为五种类型;2.4.2 程序存储器;特征：;⑶ 访问外部程序存储器的信息传送通路 地址码由P0、P2口传送；控制信号由PSEN(读选通)接EPROM的 OE；数据信息由P0口接收。 ;;⑴ 00H～1FH共32个单元作工作寄存器用，分为4个区，每个区8个单元，由PSW中的RS1、RS0确定当前工作区。 ;⑵ 20H～2FH为位寻址区，作为布尔处理机存储空间的一部分。;特殊功能寄存器的地址分配; TMOD;⒈ 算术运算寄存器;⑶ 程序状态字PSW(Program Status Word) 程序状态字PSW包含了程序的运行状态信息。;CY(PSW.7)(Carry)：进位/借位标志。 在进行加法运算时，若最高位有进位，CY=1，否则CY=0。 在进行减法运算时，若被减数小于减数，CY=1，否则CY=0。在布尔处理机中，CY被用作位累加器使用。;RS1、RS0(PSW.4,PSW.3)：寄存器区选择控制位 当(RS1,RS0)=00时，选择寄存器区0区，R0对应地址为00H，…，R7对应地址为07H； 当(RS1,RS0)=01时，选择1区，R0~R7对应08H～0FH； 当(RS1,RS0)=10时，选择2区，R0~R7对应10H～17H； 当(RS1,RS0)=11时，选择3区，R0~R7对应18H～1FH。 OV(PSW.2)(Overflow)：溢出标志，由硬件置位或清除。 执行带符号加减法指令时，OV=C6‘?C7’(Ci‘为第i位向第i+1位的进位或借位)