微机原理 教学课件 作者 杨立 第2章 典型微处理器及其体系结构.pptVIP

微机原理 教学课件 作者 杨立 第2章 典型微处理器及其体系结构.ppt

  1. 1、本文档共35页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
微机原理 教学课件 作者 杨立 第2章 典型微处理器及其体系结构.ppt

本章学习要点 典型微处理器内部结构 微处理器的外部引脚特性和工作方式 存储器和I/O组织 80X86高档微处理器的组成结构和特点 Pentium系列微处理器的典型结构和各部件功能 双核微处理器简介; 本章教学目的及要求 通过学习,使学生掌握8086微处理器的基本应用;熟悉8086微处理器的组成及其寄存器结构;掌握8086微处理器的存储器和I/O组织;然后再引伸到Intel 80X86、Pentium等高档微处理器的组成结构和特点。;; 2.1.1 8086微处理器的内部结构 Intel 8086微处理器内部安排了两个逻辑单元,即执行部件EU和总线接口部件BIU。 ;; 2. 总线接口部件BIU BIU包括段地址寄存器、指令指针寄存器、6字节指令队列缓冲器、20位地址加法器和总线控制逻辑电路。 BIU根据EU的请求负责完成CPU与存储器或I/O设备之间的数据传送,包括从存储器指定单元预取指令、访问内存或外设操作数、响应外部中断请求和总线请求等。; 8086CPU中可供编程使用的有14个16位寄存器,按其用途可分为8个通用寄存器、2个控制寄存器和4个段寄存器。;表2-1 通用寄存器的特定用法; 2. 控制寄存器 (1)指令指针寄存器IP IP是16位寄存器,存放EU要执行的下一条指令的偏移地址,用以控制程序中指令的执行顺序。 指令序列执行时,每取一次指令IP就自动加1。 需要注意的是: IP是指令代码存放单元的地址指针,不能用指令取出IP或给IP设置给定值,但可以通过转移类指令等来修改IP的内容。; (2)标志寄存器FLAG FLAG是16位寄存器,用于反映指令执行结果或控制指令执行的形式。 共有9个可用的标志位,其中CF、PF、AF、ZF、SF、OF等6个用作状态标志,TF、IF、DF等3个用作控制标志,其余7个位空闲不用,如图2-3所示。; 3. 段寄存器 (1)代码段:存放程序和常数。系统在取指时将寻址代码段,其段地址和偏移地址分别由段寄存器CS和指令指针IP给出。 (2) 数据段:数据保存。用户在寻址该段内的数据时,可以缺省段的说明,其偏移地址可通过多种寻址方式形成。 ;(3)堆栈段:“堆栈”是数据的一种存取方式,按照“先进后出”的方式操作。堆栈指针SP???示栈顶。 (4)附加数据段:用于数据的保存。用户在访问段内的数据时,其偏移地址同样可以通过多种寻址方式来形成,但在偏移地址前要加上段的说明(即段跨越前缀ES)。;2.2 8086微处理器外部引脚功能 8086CPU的40条引脚采用双列直插式的封装形式。 数据总线为16条; 地址总线为20条; 状态线、控制信号线、电源、地线等。 ;2.3 存储器结构与I/O组织 2.3.1 存储器组织 1. 存储器内部结构及访问 8086CPU将1MB存储空间分成两个512K字节的存储体,与CPU低位字节数据线D7~D0相连的称为低字节存储体,该存储体中的每个地址均为偶数; 与CPU高位字节数据线D15~D8相连的称为高字节存储体,该存储体中的每个地址均为奇数。两个存储体之间采用字节交叉编址方式,如图2-5所示。;00001H; 2. 存储器分段 8086采用20条地址线寻址1MB的存储空间,由于CPU内部所有寄存器都只有16位,只能寻址64KB(216字节)。 为此,要把整个存储空间分成若干逻辑段,每个逻辑段容量最大为64KB。各逻辑段在存储空间中浮动,可紧密相连,也可相互重叠,还可分开一段距离。; 3.逻辑地址(LA)和物理地址(PA) 物理地址:是存储器的实际地址,它是指CPU和存储器进行数据交换时所使用的地址(20位)。 逻辑地址:是在程序中使用的地址,它由段地址和偏移地址两部分组成(16位)。 逻辑地址的表示形式为“段地址∶偏移地址”。 物理地址=段地址×10H+偏移地址 ; 4. I/O端口组织 8086CPU和外部设备之间的信息传输通过I/O接口电路进行,数据、命令、状态等信息由各自端口实现传输,微机系统为每个端口分配一个端口地址。 8086CPU用地址总线的低16位作为对8位I/O端口的寻址,可访问65536个8位I/O端口,两个相邻的8位端口可组成一个16位端口。; 为了实现对I/O端口的寻址需要确定I/O端口的编址方式,通常有以下两种。 1. 统一编址 将I/O端口地址置于1MB的存储器空间中,每个端口占用一个存储单元地址

文档评论(0)

带头大哥 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档