专用集成电路实验56试题.docxVIP

专用集成电路实验报告 组合逻辑电路特性 姓名： 学号： 班级： 指导老师： 实验目的 1.理解CMOS复杂逻辑门的综合过程及其特性。 2.理解加法器的结构。 实验内容 1)利用对偶原理综合CMOS互补门，功能为：，简述综合过程，画出三极管级原理图。 2)一个1bit全加器的逻辑表达式为：，；A、B为加法输入，Ci为进位输入，S为和输出，Co为进位输出；为异或操作，+为或操作，为与操作。 a)画出2bit全加器的门级原理图； b)通过调整输入的不同位置，下列电路能够实现AND、OR、XOR及其非逻辑的功能，图中的三极管为NMOS。使用多个下列电路实现2bit全加器，画出三极管级原理图。 3)设使用0.25um工艺，NMOS管的尺寸为L = 0.250um，W = 0.375um；PMOS管的尺寸为L = 0.250um，W = 1.125um。对实验内容1和2的电路进行spice仿真。调整实验内容1的器件尺寸和电源电压，观察门的延时；观察和理解实验内容2中加法器的进位延时。 三、实验步骤及过程： 1） 图1 OrCAD画出的三极管级原理图 2) A） 图2 2bit全加器的门级原理图 B)差分