第10章定时计数技术[甄兰兰].pptVIP

第10章 定时/计数技术;;10.1 概述;10.2 8253功能简介;计数原理 1.可编程定时/计数器按其计数方式的不同又可分为减法计数器和加法计数器。 2.8253属于减法计数器，其本质上是一个减“1”计数器。 3.充当计数器时，可对标准的脉冲源或外部事件的脉冲进行计数，接收一个脉冲，计数器减1，减到零时，输出一个信号便结束。因此，计数过程是一次性。 4.充当定时器时，计数器对精准的高频脉冲源输入的脉冲进行减1计数，计数器减到零时，这一减1计数过程并没有就此结束，反而又开始了新一轮的计数。 ;充当定时器时，定时输出的是一个循环往复的周期性的信号，输出的低频脉冲信号的周期是输入高频脉冲信号的若干倍。;10.3 8253内部结构与外部引脚;8253的逻辑功能图;内部结构 主要包括3个计数器通道、1个控制寄存器、数据总线缓冲器及读写逻辑电路。;（1）计数器 8253芯片内部有3个16位计数通道，CN0、CN1和CN2。3个通道结构相同，功能相同，相互独立，可以分别按各自的方式并行工作。每个通道都包括1个16位的初值寄存器（CR），1个16位的计数执行部件（CE）和1个16位的输出锁存器（OL）。 （2）控制寄存器 8253内部的控制寄存器用来存放控制字的。控制字决定了每个计数通道的工作方式，计数制，以及计数初值的字长等信息。控制字在8253初始化时写入控制寄存器，控制寄存器只能写，不能读。;（3）数据总线缓冲器 数据总线缓冲器是8253与CPU数据总线之间的1个8位的双向三态缓冲器。总线缓冲器通过片内总线与控制寄存器和各个计数模块相连。CPU对8253进行读写的所有信息都是由数据总线缓冲器进行暂存，包括控制字，计数初值等在内。 （4）读/写逻辑电路 读/写逻辑电路是8253内部的控制部件，它接收来自系统总线的控制输入信号，经过逻辑变换产生对各个端口的控制信号。当片选信号无效时，数据总线缓冲器处于浮空状态，CPU无法对8253读写。 ;10.4 工作原理;8253内部的3个计数通道，结构完全相同，每个计数通道都包括1个16位的初值寄存器（CR），1个16位的计数执行部件（CE）和1个16位的输出锁存器（OL）。 1）初值寄存器CR 用来存放CPU写入的计数初值。一旦写入数据，初值寄存器的内容将保持不变，直到CPU再次写入新的计数初值。 2）输出锁存器OL 输出锁存器时刻跟随计数执行部件CE变化而变化。只有当CPU执行锁存命令时，OL则不再跟随CE变化，而是保持住当前计数值，直到CPU执行读命令，读出锁存器的内容后，OL又再次跟随CE变化。因此，CPU可以先后执行锁存命令和读命令读出当前计数值。 ;3）计数执行部件CE 计数执行部件是整个计数模块的核心。本质上是一个减“1”计数器。接收来自CR 的计数初值，在计数过程中的任何时刻，CPU可通过读输出锁存器读出当前计数值。CE的计数过程受来自外部的CLK和GATE 两个输入引脚的控制。CLK 决定了计数的速率。一般情况下，GATE=1时，允许计数；GATE=0时，禁止计数。;工作原理 CPU通过端口输出指令将计数初值写入初值寄存器端口，8253时刻检测门控信号GATE是否有效，当检测到门控信号有效时，初值寄存器CR就将计数初值输出到计数执行部件CE。CE接收到计数初值后就开始了减“1”计数，直到减到零，本轮计数结束。在计数模式下，计数过程是一次性的，计数到零，输出停止。而在定时模式下，计数过程是循环的，输出信号是连续的。;计数模块的特点 1）设置初值寄存器CR的目的。 2）设置输出锁存器OL的目的。 定时/计数的工作过程 1）设置8253的工作方式(6种)； 2）设置计数初值到初值寄存器； 3）设置GATE门控信号，把‘门’打开，使CLK可通过之送入计数寄存器计数； 4）第一个CLK信号使初值寄存器的内容置入计数寄存器； 5）以后每来一个CLK信号，计数寄存器减1； 6）减到0时，OUT端输出一特殊波形的信号；;10.5 8253 的工作方式;（2）方式1——可重复触发的单稳态触发器;（4）方式3———方波发生器;方式5——硬件触发选通;8253的几种工作方式比较 （1）方式 0 与方式 4 的比较（软件控制） （2）方式 1 与方式 5 的比较（硬件触发） （3）方式 2 与方式 3 的比较（波形输出） 8253的工作方式小结 （1）方式2、4、5的输出波形是相同的，都是宽度为一个CLK周期的负脉冲，但方式2连续工作,方式4由软件触发启动，方式5由硬件触发启动。 （2）方式5与方式1工作过程相同，但输出波形不同，方式1输出的是宽度为N个CLK脉冲的低电平有效的脉冲（计数过程中输出为低），而方式5输出的为宽度为一个CLK脉冲的负脉冲（计数过程中输出为高）。