电工电子技术 第二版 教学课件 作者 曾令琴 李伟 dg10.ppt

电工电子技术 第一篇 主编 曾令琴 学习目的与要求 了解基本触发器的功能及其分析方法；熟悉RS触发器、D触发器、JK触发器、T触发器等的工作原理及逻辑功能，理解触发器的的记忆作用，掌握各种触发器功能的四种描述方法；熟悉时序逻辑电路的基本分析方法和步骤；理解同步、异步时序逻辑电路的特点；掌握计数器、寄存器的概念和功能，熟悉它们的分析方法。 10.1 触发器 时序逻辑电路与组合逻辑电路并驾齐驱，是数字电路两 大重要分支之一。时序逻辑电路的显著特点是：电路任何 一个时刻的输出状态不仅取决于当时的输入信号，还与电 路原来的状态有关。因此，时序电路必须含有具有记忆功 能的存储器件。 门电路是组合逻辑电路的基本单元，时序逻辑电路的基本单元则是我们本章要重点介绍的触发器。触发器具有记忆功能，可用来保存二进制信息。 由于触发器是时序逻辑电路的基本单元，因此它在时序逻辑电路中必不可少，有些类型的时序逻辑电路除了触发器，还含有一些组合逻辑门。本章介绍的计数器、寄存器与移位寄存器是时序逻辑电路的具体应用。 触发器是可以记忆1位二值信号的逻辑电路部件。根据 逻辑功能的不同，触发器可以分为RS触发器、JK触发器、 D触发器、T和T´触发器。 基本RS触发器是任何结构复杂的触发器必须包含的一个 最基础的组成单元，它可以由两个与非门或两个或非门交 叉连接构成。例如由两个与非门构成的RS触发器： 1. 基本RS触发器 Q 门1 门2 正常情况下，两个输出端子应保持互非状态。 一对互非的 输入端子 字母上面 横杠表示 低电平有效 触发器的两个稳定状态： 输出端Q=1时，触发器为1态； 输出端Q=0时，触发器处0态。 (1)基本RS触发器的工作原理 0 1 1 1 1 0 有0出1 全1出0 0 触发器状态由1变为0，翻转功能！ 触发器状态不变，保持功能！ (1)基本RS触发器的工作原理 1 0 0 0 1 1 有0出1 全1出0 1 触发器状态由0变为1，翻转功能！ 触发器状态不变，保持功能！ (1)基本RS触发器的工作原理 1 1 0 1 0 0 全1出0 有0出1 1 触发器状态不变，保持功能！ 触发器状态不变，保持功能！ 归纳：当基本RS触发器的两输入端状态相同均为1时，都 处无效状态。输出不会发生改变，继续保持原来的状态。 因此在两个输入端同时为高电平时触发器起保持功能。 1 1 1 全1出0 0 0 有0出1 (1)基本RS触发器的工作原理 0 0 0 1 1 有0出1 触发器的两个互非输出端 出现相同的逻辑混乱情况， 显然这是触发器正常工作条 件下不允许发生的，因此必 须加以防范。 归纳：当基本RS触发器的两输入状态相同均为0时，都处 有效状态，此时互非输出无法正确选择指令而发生逻辑混 乱。我们把两输入同时为0的状态称为禁止态，电路正常工 作时不允许此情况发生。 有0出1 (2)基本RS触发器逻辑功能的描述 触发器的逻辑功能通常可用特征方程、状态图、真值表 和波形图进行描述。 ① 特征方程 (约束条件) 由于基本RS触发器不允许输入同时为低电平，所以加一 约束条件。 ② 状态图 触发器的“0”态 触发器的“1”态 状态图可直观反映出触发器状态转换条件与状态转换结 果之间的关系，是时序逻辑电路分析中的重要工具之一。 ③ 功能真值表 功能真值表以表格的形式反映了触发器从现态Qn向次态 Qn+1转移的规律。这种方法很适合在时序逻辑电路的分析 中使用。 Q n+1 0 0 0 禁止态 0 0 1 禁止态 0 1 0 0 “置0” 0 1 1 0 “置0” 1 0 0 1 “置1” 1 0 1 1 “置1” 1 1 0 0 保持 1 1 1 1 保持 ④ 时序波形图 反映触发器输入信号取值和状态之间对应关系的线段图形称为时序波形图。 置0 置1 置1 禁止 保持 置1 置1 不定 在数字电路中，凡根据输入信号R、S情况的不 同，具有置0、置1和保持功能的电路，都称为RS 触发器。常用的集成RS触发器芯片有74LS279和 CC4044等。下图为它们的管脚排列图： 基本RS触发器的 逻辑电路图符号 具有时钟脉冲控制端的RS触发器称为钟控RS触发器，也 称同步RS触发器。钟控RS触发器的状态变化不仅取决于输 入信号的变化，还受时钟脉冲CP的控制。 2. 钟控RS触发器 (1)钟控RS触发器的结构组成及工作原理 门1和门2构成基本的RS触发器 直