电工电子学 教学课件 作者 林小玲 第5章 数字集成电路（时序逻辑电路）.ppt

;上海大学 自动化系 林小玲;§5.4 时序逻辑电路;结构上：1、由组合电路和存储电路两部分构成； 2、存储电路的输出必须反馈到组合逻辑电路 的输入端，并与输入信号一起共同决定组 合逻辑电路下一状态的输出。; 时序电路结构特点：; 二、时序逻辑电路的分类;描述时序电路逻辑功能的方法有—— 从理论而言： 驱动方程、状态方程、输出方程 从完整性和直观性而言： 状态转换表、状态转换图、时序图 三大方程与三大图表之间可以相互转换。;（一）状态转换表（State Table） 若将任何一组输入变量及电路初态的取值代入状态方程和输出方程，即可算出电路的次态和现态下的输出值，以得到的次态作为新的初态，和这时的输入变量取值一起再代入状态方程和输出方程进行计算，又得到一组新的次态和输出值。如此继续下去，把全部的计算结果列成真值表的形式，就得到了状态转换表。;（二）状态转换图（State Diagram） 为了以更加形象的方式直观的显示出时序电路的逻辑功能，可以进一步把状态转换表的内容表示成状态转换图的形式。将状态转换表表示成转换图时，是以小圆圈表示电路的各个状态，圆圈中填入存储单元的状态值，圆圈之间用箭头表示状态转换的方向，在箭头旁注明状态转换前的输入变量取值和输出值，输入和输出用斜线分开，斜线上方写输入值，下方写输出值。;（三）时序图（Timing Diagram） 为便于用实验的方法检查时序电路的逻辑功能，还可以将状态转换表的内容画成时间波形的形式。在时钟脉冲序列作用下，电路状态、输出状态随时间变化的波形图叫做时序图。特别注意：画时序图时，应在CP触发沿到来时更新所有的状态，即画完各Qi的状态后，输出（非Qi的情况）的时序图应按组合逻辑处理。;四、 时序逻辑电路的分析方法;作时序图; 同步时序电路分析的一般步骤： 1、从给定的逻辑图中写出每个触发器的驱动方程； 2、把得到的这些驱动方程代入相应触发器的特性方程，得出每个触发器的状态方程，从而得到由这些状态方程组成的整个时序电路的状态方程组； 3、根据逻辑图写出电路的输出方程； 4、列出该电路的状态转换表； 5、根据状态表画出状态转换图（或时序图）； 6、根据图表描述电路的逻辑功能。;组合电路;Q2n;3.作出电路的状态转换表及状态转换图;/0; 4. 作时序图 为了更好地描述电路的工作过程，常给出时序图或称波形图，画出时钟脉冲和输入信号的作用下，状态和输出信号变化的波形图。 利用状态表或状态图，首先画出时钟脉冲，再画出状态Q2Q1波形图，最后画输出波形。 ; 5.逻辑功能分析 通过状态转换图的分析，可以清楚地看出，每经过4个时钟脉冲的作用，Q2Q1的状态从00到11顺序递增，电路的状态循环一次，同时在输出端产生一个1信号输出。 该电路是一个模4计数器，时钟脉冲CP为计数脉冲输入，输出端Z是进位输出。也可将该计数器称为两位二进制计数器。 ;一、异步时序逻辑电路的特点： 1、所有触发器的CP端并没有完全连接在一起； 2、不是所有触发器状态的变化都与时钟脉冲同步； 3、有时钟信号的触发器才需要用特性方程计算次态，而没有时钟信号的触发器将保持原来的状态不变。 二、 异步时序逻辑电路的分析方法： 与同步时序逻辑电路分析方法相似，但要特别注意 各触发器时钟信号的状态。;例： 分析如图所示异步电路;（3） 列状态表、画状态图、波形图;（4）确定逻辑功能 由状态图和时序图可知，此电路是一个异步四进制减法计数器，Z是借位信号。也可把该电路看作一个序列信号发生器。输出序列脉冲信号Z的重复周期为4TCP，脉宽为1TCP 。;§5.4.4 典型的时序逻辑电路; 寄存器双拍工作方式示意图; 寄存器单拍工作方式示意图;1. 数码寄存器;Q3;1. 数码寄存器(续);预先清零;2. 移位寄存器;功能: 存放代码; 移位.;(1) 单向移位寄存器; 各触发器初态 为0, Vi依次输入 1→0→1→1时的 波形图;在连续四个CLK脉冲后, 在Q0、Q1、Q2和Q3端得到 并行输出信号；;(2) 串/并入—串出单向移存器;工作原理：;2) 并行输入 :;2. 双向移位寄存器 构成原理：既能左移又能右移。 给移位寄存器设置一个控制端如S，令S＝0 时 左移；S＝1时右移即可。; 工作方式 控制 VCC QA QB