10月10、2002年测验#_1-对深的亚微米cmos技术在高性能的.pdfVIP

2002 秋季 6.720J/3.43J 集成微电子器件 Prof. J. A. del Alamo 设 计 问 题 对深的亚微米CMOS技术在高性能的微处理器应用中栅材料的选择 11月13日，2002 提交日期：到12月2日，2002上课 1．介绍 在现代的按比例缩小CMOS技术中，对N沟MOSFET栅材料的选择是n＋多晶硅， 而P沟MOSFET是P＋多晶硅。随着器件按比例缩小，许多所关心的近似被提出。首先， 栅的电阻增加到开始在宽的器件驱动大的互连线能力中引起显著的延迟。栅电阻随 器件尺寸的减小而增加，这是因为栅长变得越来越短并且由于边缘效应，也就是说 窄的栅线条比宽的栅线条的方块电阻高。 多晶硅栅的第二个问题是即使它们重掺杂，在与氧化层之间有不可忽略的栅电 压降。随着电压的积累和栅氧??度的减小，栅损失的部分电压变得越来越重要。这个 现象称为“多晶硅耗尽”。 第三个考虑的是在器件制造中掺杂剂从栅向沟道的扩散。对厚的栅氧，这被有 效的抑止了。随着栅氧