锁相环基础理论汇.docVIP

锁相环 一．基础理论 PLL 锁相环路(Phase Locked Loop)是一个闭环的相位控制系统，它的输出信号的相位能自动跟踪输入信号相位。系统框图如下： PLL ui(t) uo(t) θ1(t) θ2(t) 当与相等时，两矢量以相同的角速度旋转，相对位置，即夹角维持不变，通常数值又较小，这就是环路的锁定状态。 从输入信号加到锁相环路的输入端开始，一直到环路达到锁定的全过程，称为捕获过程。设系统最初进入同步状态的时间为。那么从的起始状态到达进入同步状态的全部过程就称为锁相环路的捕获过程。捕获过程所需的时间称为捕获时间。显然，捕获时间的大小不但与环路的参数有关，而且与起始状态有关。 对一定的环路来说，是否能通过捕获而进入同步完全取决于起始频差。若超过某一范围，环路就不能捕获了。这个范围的大小是锁相环路的一个重要性能指标，称为环路的???获带。 捕获状态终了，环路的状态稳定在 　　　　　　 　　 (1-1) 这就是同步状态的定义。只要在整个变化过程中一直满足(1-1)式，那幺仍称环路处于同步状态。由上可知，在输入固定频率信号的条件之下，环路进入同步状态后，输出信号与输入信号之间频差等于零，相差等于常数，即 常数 这种状态就称为锁定状态。 锁相环路的组成 锁相环路为什幺能够进入相位跟踪，实现输出与输入信号的同步呢？因为它是一个相位的负反馈控制系统。这个负反馈控制系统是由鉴相器（PD）、环路滤波器（LF）和电压控制振荡器（VCO）三个基本部件组成的，基本构成如图： LF PD VCO 实际应用中有各种形式的环路，但它们都是由这个基本环路演变而来的。下面逐个介绍基本部件在环路中的作用 鉴相器（PD） 是一个相位比较装置，用来检测输入信号相位与反馈信号相位之间的相位差。输出的误差信号是相差的函数，即鉴相特性可以是多种多样的，有正弦形特性、三角形特性、锯齿形特性等等。常用的正弦鉴相器可用模拟相乘器与低通滤波器的串接作为模型。 环路滤波器（LP） 具有低通特性，它可以起到图中低通滤波器的作用，更重要的是它对环路参数调整起差决定性的作用。 压控振荡器（VCO） 是一个电压—―频率变换装置，在环中作为被控振荡器，它的振荡频率应随输入控制电压线性地变化。实际应用中的压控振荡器的控制特性只有有限的线性控制范围，超出这个范围之后控制灵敏度将会下降。 压控振荡器应是一个具有线性控制特性的调频振荡器，对它的基本要求是：频率稳定度好（包括长期稳定度与短期稳定度）；控制灵敏度要高；控制特性的线性度要好；线性区域要宽等等。这些要求之间往往是矛盾的，设计中要折衷考虑。 压控振荡器电路的形式很多，常用的有压控振荡器、晶体压控振荡器、负阻压控振荡器和压控振荡器等几种。前两种振荡器的频率控制都是用变容管来实现的。由于变容二极管结电容与控制电压之间具有非线性的关系，所以压控振荡器的控制特性肯定也是非线性的。为了改善压控特性的线性性能，在电路上采取一些措施，如与线性电容串接或并接，以背对背或面对面方式连接等等。在有的应用场合，如频率合成器等，要求压控振荡器的开环噪声尽可能低，在这种情况下，设计电路时应注意提高有载品质因素和适当增加振荡器激励功率，降低激励级的内阻和振荡管的噪声系数。 二. 环路的性能 环路的基本性能 如上所述，环路有两种基本状态。 其一是捕获过程。评价捕获过程性能有两个主要指标。一个是环路的捕获带,即环路能通过捕获过程而进入同步状态所允许的最大固有频差。若，环路就不能通过捕获进入同步状态。故 另一个指标是捕获时间，它是环路由起始时刻到进入同步状态的时刻之间的时间间隔，捕获时间的大小除决定于环路参数之外，还与起始状态有关。一般情况下输入起始频差越大，就越大，通常以起始频差等于，来计算最大捕获时间，并把它作为环路的性能指标之一。 环路的另一个基本工作状态是同步。环路锁定之后稳态频差.等于零。稳态相差通常总是存在的。它是一个固定值，反映了环路跟踪的精度，是一重要的指标。此外，已经锁定的锁相环路，若再改变其固有频差，稳态相差会随之改变。当固有频差增大到某一值时，环路将不能维持锁定。这个锁相环路能够保持锁定状态所允许的最大固有频差称为环路的同步带，也是环路的一个重要参数。 上面提到的几项指标是对环路最基本的性能要求。锁相环路作为一个控制系统，要全面衡量它的性能尚有一系列的指标，诸如稳