数字逻辑课件第七章状态化简.ppt

  1. 1、本文档共40页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
数字逻辑课件第七章状态化简

7.3 状态化简; 所谓状态化简,就是采用某种化简技术从原始状态表中消去多余状态,得到一个既能正确描述给定的逻辑功能,又能使所包含的状态数目达到最少的状态表——最小状态表。;7.3.1 完全给定同步时序电路状态表的化简; 假设状态SA和SB是完全给定同步时序电路状态表中的两个状态,如果对于所有可能的输入序列,分别从SA和SB出发,所得到的输出响应序列完全相同,则两个状态是等效(等价)的,称SA和SB为等效对,记作:(SA,SB)。; 从整体上讲,原始状态表已经反映了各状态在任意输入序列下的输出。 ;若干彼此等价的状态构成的集合。;不是任何其它等效类子集的等效类称为最大等效类。; 判断原始状态表中两个状态是否 等效(等价)的标准: 如果两个状态,对每一位可能的输入都满足下列两个条件,则这两个状态等效。;S1;S1;S1;S1;S1;在原始状态表中判断状态的等效; 将所有最大等效类重新命名,令: S1={ A,B,C } S2={ D,E };利用隐含表进行完全给定同步时序电路状态表的化简;隐含表;?;等效对为: (B,C),(D,E);3)求出最大等效类;例2:化简图示原始状态表;作业:P263~265 5.4 5.7(用Verilog HDL建模);7.3.2 不完全给定同步时序电路状态表的化简; 当原始状态表中含有不确定的次态或输出,即含有无关项(d),它所对应的电路称为不完全给定同步时序电路。; 假设状态SA和SB是非完全描述状态表中的两个状态,如果对于所有的有效输入序列,分别从SA和SB出发,所得到的输出响应序列(除不确定的那些位之外)完全相同,则两个状态是相容的,记为(SA,SB)。或者说,状态SA和SB是相容对。;现态;若干彼此相容的状态构成的集合。;判别原始状态表中两个状态是否 相容的标准: 如果两个状态,对每一位可能的输入都满足下列两个条件,则这两个状态相容。;用隐含表法进行非完全描述状态表的化简的一般步骤:;3)利用闭覆盖表,求最小闭覆盖。; 例1: 试化简图示的原始状态表;2)做完全图求最大相容类:;3)做闭合覆盖表求最小闭合覆盖:;4)画出最简状态表:; 例2:试化简图示的原始状态表;2)做完全图求最大相容类:;3)做闭合覆盖表求最小闭合覆盖:;覆盖;4)画出最简状态表:;注意: 选择全部最大相容类组成相容类集,不一定能满足最小化的要求;(例1、例2) 选择部分最大相容类组成相容类集,有可能不满足闭合性要求;(例2) 适当选择最大相容类、相容类组成相容类集,可以得到最小化状态表。(例2)

文档评论(0)

shaoye348 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档