- 1、本文档共95页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
FPGA嵌入式系统设计;第三章 基于模型的设计技术;3.1 SYSGEN简介; 系统设计所面临的挑战;传统设计流程;Traditional Simulink FPGA Flow;The Elements of Model-Based Design ;System Generator for DSP Platform Designs;System Generator for DSP v8.1;Model-Based Design with Simulink ;基于模型设计的优点;MATLAB Simulink;带有仿真的设计 Design with Simulation;带有仿真的设计 Design with Simulation;由自动代码生成进行实现 Implementation with Automatic Code Generation;由自动代码生成进行实现 Implementation with Automatic Code Generation;持续的测试和校验Continuous Test and Verification;设计流程和工具;Simulink模型硬件实现;系统设计模型到FPGA VHDL目标代码-Xilinx;系统设计模型到FPGA VHDL目标代码-Altera;3.2 基于模型的设计流程 FPGA实现DSP;利用FPGA实现DSP;数字信号处理技术; FPGA 结构与资源;FPGA实现DSP的软件工具 ;通用DSP-单引擎乘法累加;FPGA-多引擎乘法累加;动态系统建模与分析Modeling and Analysis of Dynamic Systems;系统建模Modeling the System;模型求解Solving the Model ;SysGen 流程;The SysGen Design Flow;;System Generator Based Design Flow;System Generator Based Design Flow;设计流程-重要概念之一;;;Gateway In/Out;The Xilinx Blocks;The Concat Block;The Convert Block;The Convert Block;The Convert Block;The Convert Block;The Reinterpret Block;The Reinterpret Block;The Slice Block;The Slice Block;The Slice Block;What Values Do You Expect?;Module 5: What Values Do You Expect?;基于模型设计流程实例:FIR滤波器设计 ;Creating a System Generator Design;Finding Blocks;System Generator Design;Creating a SystemGenerator Design;产生FIR滤波器的系数 ;系数与FIR滤波器关联 ;模块参数设置 ;在Simulink中仿真FIR滤波器 ;重要概念之二——采样周期;The Simulink System Period MUST be set in the System Generator token. For single rate systems it will be the same as the Sample Periods set in the design. More on Multi Rate designs later;SysGen Token;启动仿真;完善FIR滤波器设计 ;Input : Width = FIX_8_6, Quantization = Truncate, Overflow = Wrap
Output Width: FIX_8_6
FIR Core Latency: 14
FIR Hardware Over-Sampling Rate: 9
FIR Coefficients: FIX_12_12
Product Family: Virtex-II Pro
Device: xc2vp30
Speed: 7
Package: ff896
Synthesis Tool: XST
Target Directory: F:/ sysgenlab/lab2
Create Testbench: Unchecked
Simulink System Period (sec): 7.407e-008
FPGA System Clock Period (ns): 10;3.3 硬件协同仿真技术HDL
您可能关注的文档
- 2014年第一次中债信息产品交流会——国债收益率与宏观经济的研究.ppt
- 2016年度查账征收企业所得税汇算清缴网上申报系统-昌平地税局.doc
- 2016-2017上教学运行开学段安排.doc
- 2016年省直卫生计生系统参加低碳日.doc
- 2017云南高考数学压轴试题(含答案).doc
- 2017年东莞市初中毕业生升学体育考试项目规则解读.ppt
- 2017年同安区第一实验小学.doc
- 2017江苏高三语文压轴试题.doc
- 2017年申请培养博士学位研究生指导教师简况表-申请培养博.doc
- 2017虚拟现实(VR)设计与制作竞赛赛项研讨会通知.doc
- 中国行业标准 GM/T 0126-2023HTML密码应用置标语法.pdf
- 《JJF 2121-2024恒转速源校准规范》.pdf
- 餐饮服务中20条处理要点.docx
- 《GM/T 0011-2023可信计算 可信密码支撑平台功能与接口规范》.pdf
- 《JJF 2134-2024旋转流变仪校准规范》.pdf
- JJF 2121-2024恒转速源校准规范.pdf
- 计量规程规范 JJF 2121-2024恒转速源校准规范.pdf
- 《JJF 2118-2024压力式六氟化硫气体密度控制器校验仪校准规范》.pdf
- JJF 2134-2024旋转流变仪校准规范.pdf
- 计量规程规范 JJF 2134-2024旋转流变仪校准规范.pdf
文档评论(0)