微处理器与接口技术2012_2013(A)_答案.docVIP

PAGE  PAGE 14 班级： 学号： 班内序号： 姓名： 装 订 线 北京邮电大学2012—2013学年第1学期 《微处理器与接口技术 》期末考试试题（A） 考试注意事项一、学生参加考试须带学生证或学院证明，未带者不准进入考场。学生必须按照监考教师指定座位就坐。 二、书本、参考资料、书包等物品一律放到考场指定位置。 三、学生不得另行携带、使用稿纸，要遵守《北京邮电大学考场规则》，有考场违纪或作弊行为者，按相应规定严肃处理。 四、学生必须将答题内容做在试题答卷上，做在草稿纸上一律无效。 五、学生的姓名、班级、学号、班内序号等信息由教材中心统一印制。考试 课程微处理器与接口技术考试时间 2小时2012年1月8日题号一二三四五（1）五（2）五（3）六总分满分18202418668得分阅卷 教师 一、填空题（每空1分，共18分） 1. 假设AL中存放二进制，若执行指令NEG AL后再执行CBW，则AX的内容为 0FFA3H ，如果认为结果是补码，则按十进制大小是 -93 。 2. 8086在执行MOV AL，[2001H] 时，需要一个总线周期，ALE在该总线周期内要持续 1 个时钟周期有效，此时BHE为 0/低电平 ，A0为 1/高电平 。 3. 某8位数据总线的微处理器系统中由6片16K×4的芯片组成ROM内存，若该内存的末地址为0FFFFFH，则其首地址为 0F4000H （填写物理地址）。 4. 计算机内的堆栈存取采用 后进先出/先进后出 原则，有一个堆栈区，地址为1250H:0000H~1250H:0100H，(SP)=0052H，则栈顶的物理地址是 1250H:0052H/12552H ，栈底的物理地址是 1250H:0100H/12600H 。 5. 已定义“VAR1 DB 01H，10H，00H，02H”，且AX=0210H，则指令“DIV VAR1+1”的源操作数是 10H ，执行该指令后 不会 （会/不会）发生除法溢出中断。 6. 标志寄存器中， TF 标志没有相应的指令来修改，可以通过以下命令来对其置位，请补充完整。 PUSHF POP AX OR AX,0100H PUSH AX POPF 7. D/A转换器的分辨率是指 其所能分辨的最小电压 。 8. 8086的INTR中断响应时会发出两个低电平的中断响应周期，其中在第 2 个中断响应周期，8259会通过数据总线向CPU提供中断类型号，该类型号的低3位由 8259的中端输入引脚的编号 提供。 9. 8253的工作方式中，方式 1和5 （要填写所有符合条件的方式）要通过GATE端来触发启动计数，在计数过程中如果需要读取计数值，应该向 8253发出一个锁存命令 。 二、判断题，正确的在括号内打√，否则打×（每小题2分，共20分） 8086的指令执行部件EU负责指令的执行，所以读写存储器的MOV指令产生的读写控制信号由EU负责产生。（ × ） 在8086总线周期的T1状态，若引脚/S7输出低电平，表示高8位数据总线AD15~AD8上的数据有效。（ √ ） 若Y是数据段中的变量，指令ADD Y，OFFSET Y是正确的。（ √ ） PC总线使用8086 的最大模式，所以8288总线控制器产生的读写控制信号在PC总线中都可以找到。（ × ） 采用虚拟存储技术可以解决主存储器的空间和速度不足的问题。（ × ） 由于8086在中断服务程序执行前，自动设置IF=TF=0，所以返回时系统要将其置位。（ × ） 采用存储器映像的I/O寻址方式的系统，存储器地址增加，则I/O端口地址就减少，且I/O端口可以有较多的寻址方式。（ √ ） 8237DMA数据块传送模式的特点是：一次请求传送一个数据块，但在整个DMA传送期间如果有中断请求，CPU不能响应它。（ √ ） 在多级8259的情况下，对于主从8259需要分别初始化，而且总是会使用初始化命令字ICW4。（ √ ） DRAM以MOS晶体管的栅极电容来存储二进制信息，需要定时刷新。（ √ ） 三、选择题（每小题２分，共24分） 1. CPU中程序计数器（IP）中存放的是（ B ）。 A. 指令 B. 指令地址 C. 操作数 D. 操作数地址 2. 当8086/8088访问100H端口时，采用（ C ）寻址方式。