电荷泵锁相环的压控振荡器设计.docVIP

电荷泵锁相环的压控振荡器设计 合肥工业大学 硕士学位论文 姓名：罗芳杰 申请学位级别：硕士专业：电工理论与新技术指导教师：高明伦;尹勇生 摘要 随着片上系统（ＳｏＣ，ＳｙｓｔｅｍｏｎＣｈｉｐ）技术的发展，提供系统时钟的锁相环（ＰＬＬ，ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）已经成为ＳｏＣ的重要组成部分，ＰＬＬ的性能对整个ＳｏＣ系统的性能有重要影响。ＣＭＯＳ压控振荡器（ＶＣ０，ＶｏｌｔａｇｅＣｏｎｔｒｏｌｌｅｄ０ｓｃｉｌｌａｔｏｒ）由于具有频率可控的优点而成为ＰＬＬ内部振荡器的主流设计形式。本文采用ＳＭＩＣ０．３５ｕｍ工艺设计一种具有较大频率调节范围和低噪声的差分环形压控振荡器作为ＰＬＬ内部的频率源，该ＰＬＬ可应用于高速Ｄ／Ａ、Ａ／Ｄ转换器等电路的设计。 在介绍振荡器基本原理的基础上，首先分析环形振荡器的结构，并结合具体性能指标的要求选定负载控制型六级环形压控振荡器的结构进行设计。随后给出了完整的设计过程，包括电路设计和版图设计。作为一个重要的设计环节，在设计的最初阶段针对ＶＣＯ做了基于ＶｅｒｉｌｏｇＡ的行为建模与仿真，由此得出的一些结论直接指导后续设计，同时也有效节省了设计和仿真时间。电路设计主要包括偏置电路、环形振荡器单元电路以及整形电路等内容。特别地，为了减少ＰＬＬ的锁定时间，在偏置电路中引入限频电路；为了给ＰＬＬ提供全摆幅的是信号，在ＶＣＯ的输出电路后设计了整形电路。版图设计是模拟混合信号电路设计的重要环节，为了减少版图设计过程中可能引入的噪声和干扰，本文还给出了基于匹配、对称、屏蔽干扰等方面的版图设计。 利用ＨＳＰＩＣＥ和Ｓｐｅｃｔｒｅ以及混合信号仿真工具Ｎａｎｏｓｉｍ，对相关电路进行了布局布线前、后仿真。仿真结果表明，ＶＣＯ的调节范围是９６ＭＨｚ一４００ＭＨｚ，在４００ＭＨｚ工作频率处的相位噪声是一１０４ｄＢｃ／Ｈｚ＠１ＭＨｚ。基于本ＶＣＯ所设计的ＰＬＬ已经应用在高速Ｄ／Ａ转换器中，顺利通过了多项目晶圆（ＭＰＷ，ＭｕｌｔｉＰｒｏｊｅｃｔＷａｆｅｒ）流片与初步测试，达到了预期目标。关键词：压控振荡器整形电路相位噪声 ＡＤｅｓｉｇｎｏｆＶＣＯｉｎＣｈａｒｇｅ—?ＰｕｍｐＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ Ａｂｓｔｒａｃｔ Ｗｉｔｈｔｈｅｄｅｖｅｌｏｐｍｅｎｔ ｃｌｏｃｋ ｏｆｔｈｅ ＳｏＣ（ｓｙｓｔｅｍ ａｎ ｏｎ ｃｈｉｐ）ｔｅｃｈｎｏｌｏｇｙ，ａｓ ａ ａ ｓｙｓｔｅｍ ｕｎｉｔ，ＰＬＬ（Ｐｈａｓｅ—ｌｏｃｋｅｄｌｏｏｐ）ｐｌａｙｓ ｆｒｅｑｕｅｎｃｙ，ＣＭＯＳ ｉｍｐｏｒｔａｎｔｐａｒｔｉｎ ＳＯＣ．Ｂｅｃａｕｓｅｏｆ ｂｅｃｏｍｅｔｈｅ ｃｏｎｔｒｏｌｌａｂｌｅ ｖｏｌｔａｇｅ—ｃｏｎｔｒｏｌｌｅｄ ｏｓｃｉｌｌａｔｏｒ（ｖｃｏ）ｈａｓ ｍａｉｎｓｔｒｅａｍｏｆｔｈｅｉｎｔｅｒｎａｌｏｓｃｉｌｌａｔｏｒｉｎｔｈｅＰＬＬ．Ｉｎｔｈｉｓｐａｐｅｒ，ｗｉｔｈｔｈｅｐｒｏｃｅｓｓｏｆＳＭＩＣ０．３５ｕｍ，ａｌａｒｇｅｒｆｒｅｑｕｅｎｃｙｒａｎｇｅａｎｄｌｏｗｎｏｉｓｅｄｉｆｆｅｒｅｎｔｉａｌｒｉｎｇＶＣＯｉｓ ｄｅｓｉｇｎｅｄｆｏｒｃｉｒｃｕｉｔｓ。 Ｔｈｉｓｐａｐｅｒｆｉｒｓｔ ｆｏｃｕｓｅｓ ｏｎ ａ ＰＬＬ．ＡｎｄｔｈｅＰＬＬ ｃａｎ ｂｅｄｅｓｉｇｎｅｄｆｏｒｈｉｇｈｓｐｅｅｄＤＡＣａｎｄＡＤＣ ｉｎｔｒｏｄｕｃｅｓｔｈｅｂａｓｉｃｐｒｉｎｃｉｐｌｅｏｆｔｈｅｏｓｃｉｌｌａｔｏｒ，ａｎｄｔｈｅｎ ｏｎ ａｎａｌｙｚｉｎｇｔｈｅｓｔｒｕｃｔｕｒｅｏｆｒｉｎｇｏｓｃｉｌｌａｔｏｒ．Ｂａｓｅｄ ａ ｔｈｅｐｅｒｆｏｒｍａｎｃｅｏｆ ｔｈｅｏｓｃｉｌｌａｔｏｒ，ｓｉｘｌｅｖｅｌｓｒｉｎｇＶＣＯｉｓｓｅｌｅｃｔｅｄ．Ａｎｄｔｈｅｎ ｃｏｍｐｌｅｔｅｄｅｓｉｇｎｉｓｇｉｖｅｎ ｉｎｃｌｕｄｉｎｇｃｉｒｃｕｉｔａｎｄｌａｙｏｕｔｄｅｓｉｇｎ．ＩｎｏｒｄｅｒｔｏｒｅｄｕｃｅＩＣｄｅｓｉｇｎａｎｄｓｉｍｕｌａｔｉｏｎｔｉｍｅ，ＶｅｒｉｌｏｇＡｉｓｕｔｉｌｉｚｅｄｔｏｍｏｄｅｌｔｈｅＶＣＯ，ｗｈｉｃｈｃｉｒｃｕｉｔｓｄｅｓｉｇｎ． Ｉｎｔｈｉｓｐａｐｅｒ，ｃｉｒｃｕｉｔ ｃａｎ ｂｅｕｓｅｄｔｏｇｕｉｄｅｔｈｅｆｏｌｌｏｗｉｎｇ ｉｎｃｌｕｄｅｓｂｉａｓｃｉｒｃｕｉｔ，ｒｉｎｇ ｄｅｓｉｇｎｍａｉｎｌｙ ｏｓｃｉｌｌａ