网站大量收购独家精品文档,联系QQ:2885784924

8位十进制乘法器讲述.doc

  1. 1、本文档共30页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
8位十进制乘法器讲述

PAGE 30 PAGE 29 XX 学 院 课 程 论 文 (2012 -2013学年第一学期) 课程论文题目:8位乘法器的设计 学生姓名: 提交日期: 2012年 12 月 30 日 学生签名: 学 号班级10电本2班同组成员课程编号XZ0202111专业电子信息工程课程名称EDA技术任课教师教师评语: 成绩评定: 分 任课教师签名: 年 月 日 EDA期末考试 设计报告 设计题目:8位乘法器的设计 学校:XX学院 系别:电子信息工程系 班别:10电本2班 姓名:XXX 学号: 组员: 指导老师: 摘摘要:本设计通过对一个8×8的二进制乘法器的设计。在此次设计中该乘法器是由十进制计数器、BCD码(输入)转二进制码、8位寄存器、8位加法器、 16位寄存器、8x1乘法器、二进制码转BCD码(输出显示)7个模块构成的以时序方式设计的8位乘法器,采用逐项移位相加的方法来实现相乘。设计中乘数,被乘数的十位和个位分别采用cnt10(十进制加法器)来输入,经拼接符“”拼接成8位BCD码,再由BCD_B(BCD码转二进制码)转化成二进制码后计算,计算结果由B_BCD(二进制转BCD码)转化成BCD码输入到数码管中显示。 关键词:VHDL语言、十进制计数器、BCD码转二进制码、8位寄存器、8位加法器、16位寄存器、8x1乘法器、二进制转BCD码 设计功能要求 能设置输入两个乘数(十进制),按操作键后以十进制的方式显示乘积。 二、设计原理 本设计中该乘法器是由十进制计数器,BCD码(输入)转二进制码,8位寄存器,8位加法器, 16位寄存器,8x1乘法器,二进制码转BCD码(输出显示)7个模块构成的以时序方式设计的8位乘法器,采用逐项移位相加的方法来实现相乘。设计中乘数,被乘数的十位和个位分别采用cnt10(十进制加法器)来输入,经拼接符“”拼接成8位BCD码,再由BCD_B(BCD码转二进制码)转化成二进制码后计算,计算结果由B_BCD(二进制转BCD码)转化成BCD码输入到数码管中显示。使用中只要输入乘数,被乘数,按下键3(脉冲)就可以直接得出结果,显示结果稳定。可以满足两位十进制乘法的计算。 三、整体结构图: 输出高八位 十进制计数器 a1 BCD码转二进制码 二进制码转BCD码 锁存器 加法器 十进制计数器 a0 一位乘法器 十进制计数器 b1 BCD码转二进制码 8位移位寄存器 十进制计数器 b0 四、设计步骤: 4.1 利用VHDL语言来实现各个结构模块,其实现的用途及功能如下: 1. 十进制计算模块:使用4个十进制计数模块,输入乘数的十位个位,被乘数的十位个位。 2. BCD码转二进制模块:实现将输入的8位BCD码转化成二进制 3. 8位右移寄存器模块:将乘法运算中的被乘数加载于其中,同时进行乘法运算的移位操作。 4. 8位加法器模块:进行操作数的加法运算。 5. 1位乘法器模块:完成8位与1位的乘法运算。 6. 16位锁存器模块:这是一个16位锁存器,同时也是一个右移寄存器,在时钟信号的控制下完成输入数值的锁存与移位。 7. 二进制转BCD码模块:将16位寄存器的值(积)转化成BCD码,配合数码管显示 4.2 利用VHDL语言来实现各个结构模块如下: 4.2.1十进制加计数器设计: 十进制计数器在每个时钟来临时计数,clk=1时清零,用于输入乘数,被乘数的个位,十位。 Library ieee; --使用ieee设计库 --0到9计数器 Use ieee.std_logic_unsigned.all; - --允许用户对操作符重新定义 Use ieee.std_logic_1164.all; -- 使用std_logic_1164 程序包 Entity cnt10 is -- 实体名cnt10 Port (clk,clr: in std_logic; --clk时钟频率,rst清零 q: out std_logic_vector(3 downto 0)); --四位输出 end cnt10; architecture behav of cnt10 is -- 结构体名

文档评论(0)

jiayou10 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

版权声明书
用户编号:8133070117000003

1亿VIP精品文档

相关文档