第16章 触发器和时序逻辑电路综述.ppt

第16章 触发器和时序逻辑电路 16.1 双稳态触发器 16.2 寄存器 16.3 计数器 16.5 555集成定时器 本章要求 1. 掌握 R－S、J－K、D 触发器的逻辑功能及 不同结构触发器的动作特点; 2. 掌握寄存器、移位寄存器、二进制计数器、 十进制计数器的逻辑功能，会分析时序逻辑 电路; 3. 学会使用本章所介绍的各种集成电路; 4. 了解集成定时器及由它组成的单稳态触发器 和多谐振荡器的工作原理。 重点： 各种触发器的逻辑功能，寄存器和计数器的组成。 难点： 主从型JK触发器的工作原理，维持阻塞型D触发器的工作原理。 在前面所学习的组合逻辑电路中， 构成组合逻辑电路的基本单元是门电路 触 发 器 的 引 入 而在“时序逻辑电路”中， 这就要求时序逻辑电路必须具有记忆功能 ! 实现记忆功能的逻辑部件就是触发器。 形象地说，触发器具有“一触即发”的功能。在输入触发信号的作用下，它能够从一种状态 ( 0 或 1 )转变成另一种状态 ( 1 或 0 )。 触发器的输出状态不仅和当时的输入有关，还与它的历史状态有关。触发器具有记忆功能! 按逻辑功能划分： R - S 触发器 ； D 触发器等。 J - K 触发器; 按触发方式划分： 电平触发方式 ； 边沿触发方式 。 触 发 器 的 分 类 特点： 1. 有两个稳定状态“0”态和“1”态； 2. 能根据输入信号将触发器置成“0”或“1”态； 3. 输入信号消失后，被置成的“0”或“1”态能保存下来，即具有记忆功能。 双稳态触发器： 是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。 16.1.1 R－S 触发器 两互补输出端 1. 基本 R－S 触发器 两输入端 反馈线 正是由于引入反馈，才使电路具有记忆功能 ! 触发器输出与输入的逻辑关系 设触发器原态为“1”态。 1 0 1 0 设原态为“0”态 1 1 0 触发器保持“0”态不变 复位 0 设原态为“0”态 1 1 0 0 设原态为“1”态 0 0 1 触发器保持“1”态不变 置位 1 设原态为“0”态 0 0 1 1 设原态为“1”态 0 0 1 触发器保持“1”态不变 1 Q Q Q n ：输入信号到来前触发器的状态， 简称现态 ； Q n + 1 ：输入信号到来后触发器的状态 ， 简称次态 。 0 0 0 X 0 0 1 X 输出状态不定 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 1 基 本 R S 触 发 器 基本 R－S 触发器状态表 逻辑符号 基本R-S触发器 导引电路 （控制电路） 时钟脉冲 2. 钟控（可控） RS 触发器 当CP=0时 0 R，S 输入状态 不起作用。 触发器状态不变 当 CP = 1 时 1 打开 触发器状态由R，S 输入状态决定。 打开 当 CP = 1 时 1 打开 (1) S=0, R=0 触发器状态由R，S 输入状态决定。 打开 1 1 0 (2) S = 0, R= 1 (3) S =1, R= 0 1 Q=1 Q=0 (4) S =1, R= 1 可控RS状态表 CP高电平时触发器状态由R、S确定 例：画出可控 R－S 触发器的输出波形 可控 R－S状态表 CP高电平时触发器状态由R、S确定 可控 R-S 触发器的小结 1.当CP = 0 时,无论R、S 为何种取值组合，输出端均“保持原态”； 2.只有当CP=1时,将c门和d门打开，控制端R、S的取值组合才会在输出端有所反映，即有所谓“功能表”。 存在问题： 时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉冲期间触发器翻转一次以上。 克服办法：采用 JK 触发器或 D 触发器 16.1.2 JK触发器 1.电路结构 从触发器 主触发器 反馈线 2. 工作原理 主触发器打开 主触发器状