原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
quartusii90基本设计流程-veriloghdl
Quartus II 基本设计流程;st1：建立工作库文件夹;stp2. 编辑设计文件stp3存盘存盘;stp4.创建工程;2;选择目标器件;6;stp5.启动全程编译;;stp7.仿真测试和波形分析;stp7.仿真测试和波形分析;鼠标全选拖入;stp7.仿真测试和波形分析-设置a端口为周期为500ns的时钟信号;stp7.仿真测试和波形分析-设置b端口为周期为200ns的时钟信号;stp7.仿真测试和波形分析-设置端口s的输入波形;stp7.仿真测试和波形分析;stp7.仿真测试和波形分析;stp8.引脚锁定并编译;扫描显示电路原理图;查表举例;所设计电路端口;stp8.引脚锁定并编译;stp8.引脚锁定并编译;Tools-programmer或按
确认硬件设置:如果Hardware Setup为No Hardware，先接上USB下载线，打开电源，然后按下述操作即可;3;stp10硬件测试;附1：全程编译前约束项目设置;配置失败，自动重新配置;选择配置器件和编程方式;闲置引脚的状态设置;双目标端口设置;附2：功能仿真;;附3：RTL图观察器使用; ;; ; ;; ; ; ;;
文档评论（0）