网站大量收购独家精品文档,联系QQ:2885784924

微型计算机课件05.ppt

  1. 1、本文档共69页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
微型计算机课件05

第 5 章;第5章 微型计算机和外设的数据传输;存储器都是用来保存信息的,功能单一,传送方式单一(一次必定是传送1个字节或者1个字),品种很有限(只有只读类型和可读/可写类型),存取速度基本上和CPU的工作速度匹配。 微机的外部设备多种多样 工作原理、驱动方式、信息格式、以及工作速度方面彼此差别很大 它们不能与CPU直接相连 必须经过中间电路再与系统相连 这部分电路被称为I/O接口电路,通过接口电路对输入/输出过程起一个缓冲和联络的作用。 注:接口电路完成相应的信号转换、速度匹配、数据缓冲等功能;5.2 接口电路的概述;什么是I/O接口(电路)? I/O接口是位于系统与外设间、用来协助完成数据传送和控制任务的逻辑电路 PC机系统板的可编程接口芯片、I/O总线槽的电路板(适配器)都是接口电路;什么是微机接口技术? 处理微机系统与外设间联系的技术 注意其软硬结合的特点 根据应用系统的需要,使用和构造相应的接口电路,编制配套的接口程序,支持和连接有关的设备;5.2 接口功能;5.3 I/O接口与系统的连接 ;5.3 I/O接口与系统的连接(续) ;注: ⑴输入还是输出,所用到的地址总是对端口而言的,不是对接口部件而言的。 ⑵为了节省地址空间,将数据输入端口和数据输出端口对应同一个端口地址。同样,状态端口和控制端口也常用同一个端口地址。 ⑶CPU对外设的输入/输出操作就归结为对接口芯片各端口的读/写操作。 ;第5章: I/O接口的典型结构;CPU与外设主要有数据、状态和控制信息需要相互交换,于是从应用角度看内部: ⑴ 数据寄存器 输入数据寄存器:保存外设给CPU的数据 输出数据寄存器:保存CPU给外设的数据 ⑵ 状态寄存器 保存外设或接口电路的状态 ⑶ 控制寄存器 保存CPU给外设或接口电路的命令;3.接口与系统的连接;3.接口与系统的连接(续);4.输入输出的寻址方式;I/O端口与存储器统一编址;优点: I/O端口的地址空间独立 控制和地址译码电路相对简单 专门的I/O指令使程序清晰易读 缺点: I/O指令没有存储器指令丰富;8088/8086的输入输出指令;8088/8086的I/O端口;I/O寻址方式;数据交换方式;第5章:IN指令实例(从20H端口输入一个字);第5章:OUT指令实例(向300H端口输出一个字节);5.4 CPU和外设之间的数据传送方式;第5章:1. 无条件传送方式及其接口;第6章:无条件传送:输入示例;第6章:无条件传送:输入实例;第6章:无条件传送:输出示例;第6章:无条件传送:输出实例;第6章:无条件传送:输入输出接口;又称查询方式,即通过程序查询相应设备的状态,若状态不符合,则CPU不能进行输入/输出操作,需要等待;只有当状态信号符合要求时,CPU才能进行相应的输入/输出操作。;第5章:2. 条件传送方式(续);第5章:条件传送的两个环节;第5章:查询输入接口;第5章: 查询输出接口;第5章: 条件传送举例;程序:;程序(续):;程序(续):;例2 假设从某输入设备上输入一组数据送缓冲区,接口电路如图5-3,若缓冲区已满则输出一组信息“BOFFER OVERFLOW”,然后结束。设该设备的启动地址为0FCH,数据端口为0F8H,状态端口为FAH。;程序如下:;第5章:5.4.2 中断传送方式;1.为什么要采用中断传送方式(续);第5章:5.4.2 中断传送方式;第5章:2. 中断传送与接口;第5章:3. 中断输入接口电路;数据输入的过程:当外设发STB→数据入锁存器,中断请求触发器置1→若没有屏蔽则产生INTR→CPU满足条件(允许中断;指令执行完)发INTA→(进入中断服务子程序)读数据,发RD,和地址→清中断请求触发器,数据送D0~D7。(输出过程请自己思考) ;第5章:4. 中断优先级;① 软件查询法;以链式中断优先权排队电路为例, 基本设计思想:将所有的设备连成一条链,靠近CPU的设备优先级最高,越远的设备优先级别越低,则发出中断响应信号,若级别高的设备发出了中断请求,在它接到中断响应信号的同时,封锁其后的较低级设备使得它们的中断请求不能响应,只有等它的中断服务结束以后才开放,允许为低级的设备服务。 如图所示。 ; 有了中断控制器以后,CPU的INTR和引脚不再与接口直接相连,而是与中断控制器相连,外设的中断请求信号通过IR0~IR7进入中断控制器,经优先级管理逻辑确认为级别最高的那个请求的类型号会经过中断类型寄存器在当前中断服务寄存器的某位上置1,并向CPU发INTR请求,CPU发出INTA信号后,中断控制器将中断类型码送出。在整个过程中,优先级较低的中断请求都受到阻塞,直到较高级的中断服务完毕之后,当前服务寄存器的对应位清0,较低级的中断请求才有可能被响应。如图所示

文档评论(0)

shuwkb + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档