计算机组成原理与体系结构05InternalMemory(补充).pptVIP

1、存储体阵列：见下图，注意其中几个常用概念（1）记忆元件（2）存储单元（3）字线（4）位线（5）存储芯片规格。;2、地址译码驱动系统;地址译码系统的设计例子：1K X 4位 RAM。;X 地 址 译 码 器;3 I/O电路：不同存储芯片的I/O电路具体形式可能不同。4 R/W控制电路。（以上四部分封装在一起成为一片SRAM）;位扩展;字扩展;（一）扩展方法的实例：现有2114即1K X 4RAM芯片，要构成8K X 16位主存，应该用多少片2114？画出扩展、连接图。;最后进行字扩展：1K字—8K字，用上面位扩展得到的1KX16位单元共8K/1K=8个，即总共用2114位8X4=32片。见下图：;（二）补充资料：主存设计过程的三个阶段;四、ROM、RAM与CPU的连接：按照指定的地址空间分配，正确选择所给各种存储器芯片及其它片子、门电路等，将对应的地址线、数据线、控制线连接起来，构成较完整的处理器与存储器的相连系统。;G1 G2A G2B;解题的步骤：1、完整列出二进制表示的地址空间分配情况。 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0;解题步骤：2、根据空间分配和题意确定存储芯片类型及数量，同时确定74138的输入、输出端如何使用。;例之二：设CPU共有16根地址线，8根数据线，并用MREQ作访存控制信号（低电平有效），用R/W作读写控制信号（高电平为读，低电平为写），现有下列芯片及各种门电路（自定），如图。画出CPU与存储器的连接图。要求：;A15A14A13A12A11A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A01 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0;步骤2、确定芯片的类型和数量。除了74138译码器与门电路之外要选：; MREQ A15 A14 A13 A12 A11 A10 A9 A0 D7D0 R/W ;4.4 高速存储器; 地址 地址;4.4.2 并行主存系统; 把地址码分成两个部分，其中一部分仍作为存储器的地址去访问存储器（因为存储器的字数减少了，因此访问存储器的地址码可以缩短），而另一部分则去控制一个多路选择器，从同时读出的n个数据中选择一个数据输出。 作用：加快从主存读出信息到CPU的速度，以解决主存和CPU之间速度不匹配的问题。 ;地址寄存器（MAR）;并行存储的优缺点;4.4.3 多体交叉存储器;高位交叉访问存储器;0;低位交叉访问存储器;分时启动;例：设有4体交叉的存储器，分时即每隔1/4Tm启动一个分体。(存储器读出虽用一个Tm，一旦读出后在主存——CPU的总线上传递的速度以及处理的速度要比读内存快得多。);P102—例4;多体交叉存储器的组成：下图。存控的作用——组织多体并行工作，实现分时流水读出，管理信息流动次序和方向。;*课外知识;;