原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
PAGE
PAGE 24
实验名称熟悉QuartusII的图形输入法实验地点理学楼 实验时间 实验成绩实验目的及任务
掌握QuartusII的使用方法
（1） 熟悉图形输入法
（2） 理解编译方法
（3） 了解定时仿真
实验内容与步骤
（1）设计一个二选一数据选择器、全加法器。
（2）根据图形输入法编译和波形仿真。
实验电路或者实验源程序
二选一电路图：
全加器电路图：
四、实验结果
二选一结果图：
全加器结果图：
实验名称熟悉QuartusII的VHDL语言描述输入法实验地点理学楼210实验时间2016.10.23实验成绩实验目的及任务
（1） VHDL语言描述输入法
（2） 理解编译方法
（3） 熟悉波形仿真
实验内容与步骤
（1）设计一个4位并行奇校验发生器
（2）根据VHDL语言描述输入法编译和波形仿真
三、实验电路或者实验源程序
VHDL程序：
library ieee;
use ieee.std_logic_1164.all;
entity parity_loop is
port (a : in std_logic_vector(0 to 2);
b : in std_logic;
y : out std_logic);
end parity_loop;
architecture a of pa rity_loop is
signal s : std_logic_vector(0 to 3);
begin
process(a)
begin
s(0)=b;
for i in 0 to 2 loop
s(i+1)=s(i)xor a(i);
end loop;
y=s(3);
end process;
end a;
电路图：
四、实验结果
实验名称JK触发器的设计实验地点理学楼210实验时间2016.10.31实验成绩一、实验目的及任务
掌握QuartusII的VHDL语言描述输入法
（1） 掌握VHDL语言描述输入法
（2） 掌握VHDL语言
二、实验内容与步骤
（1）设计一个JK触发器
（2）根据VHDL语言描述输入法编译和波形仿真。
输入
输出prnclrclkJKQQb01xxx1010xxx0100xxxxx11上升沿00不变不变11上升沿010111上升沿101011上升沿11翻转翻转其中 预置端prn 复位端clr 时钟端clk
三、实验电路或者实验源程序
源程序：
四、实验结果
实验名称6位双向移位寄存器的设计实验地点理学楼210实验时间2016.11.03实验成绩一、实验目的及任务
掌握QuartusII的VHDL语言描述输入法
（1） 掌握VHDL语言描述输入法
（2） 掌握VHDL语言
（3） 理解if语句进行描述计数器。
（4）设计一个6位双向移位寄存器
实验内容与步骤
（1）根据VHDL语言描述输入法编译和波形仿真。
端口说明：预置数据输入端：predata
脉冲输入端：clk
移位寄存器输出端：dout
工作模式控制端：M1，M0
左移串行数据输入：ds1
右移串行数据输入（低位向高位）：dsr
寄存器复位端：reset
用QuartusII软件编译和波形仿真
(3) 工作模式控制表：
M1 M0模式0 0保持0 1右移1 0 左移1 1预加载
三、实验电路或者实验源程序
源程序：
实验结果
前半段
后半段
实验名称电子钟的VHDL程序设计实验地点理学楼210实验时间2016.11.10实验成绩一、实验目的及任务
掌握QuartusII的VHDL语言描述输入法
（1） 掌握VHDL语言描述输入法
（2） 掌握VHDL语言
（3） 掌握VHDL语言描述和图形设计的结合
（4） 设计一个含时、分、秒的时钟
（5） 用QuartusII软件编译和波形仿真
二、实验内容与步骤
（1）设计电子钟的VHDL程序
（2）根据VHDL语言描述输入法编译和波形仿真。
三、实验电路或者实验源程序
源程序：
60进制（分和秒）：
十进制VHDL：
（3）六进制VHDL：
文档评论（0）