4_4_5STTL和LSTTL电路.pptVIP

  1. 1、本文档共19页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
4_4_5STTL和LSTTL电路

4.4 STTL和LSTTL电路; 加了SBD,STTL电路速度提高,延迟下降,其功耗延迟积也下降,因此SBD常用于高速中功耗电路,或中低速功耗电路。;(1) 电路输出低电平VOL升高,低电平抗干扰能力下降。 (2) SBD漏电流较大,所以SCT集电结漏电流将增加,从而使电路漏电流增加。 (3)增加了集电结电容,SBD是单边突变结,具有耗尽层电容。 bc结与SBD并联,因而增加了集电结电容,这对电路的速度是不利的,因此在设计SBD中,在保证箝位效果的前提下,尽可能的缩小SBD的面积。 (4)对工艺要求高。;1、电路结构;(2) 输出级;(3) 电阻值 为了降低功耗,电路中各电阻值都大幅度提高了,如R1提高到20K欧,R2提高到8K欧,可算出电路平均静态功耗为2mW,比标准TTL电路降低了5倍。; 对TTL电路的改进电路有很多种,如ASTTL,ALSTTL。 这些电路原理相同(工艺、结构上进行改进),在此不再一一介绍。;4.5 门电路的逻辑扩展和简化逻辑门; OC门的输出端用导线接在一起,接到一个公共电阻上,实现“线与”。 当任一个或全部门的输出管T5饱和时,输出电压被下拉到低电平,得到高电平唯一的方法是所有门的输出管都截止。所以线与是指各个OC门输出端相与,而不是全部输入端的相与。; 当OC门的输出由VOL变为VOH时,因为没有一般与非门的T3、T4有源上拉作用,驱动容性负载只能通过数值较大的上拉电阻来实现,所以速度慢,负载能力差。;二、 中大规模集成电路中的简化逻辑门 中大规模集成电路中的逻辑门可分为三类:输入门,内部门,输出门。; 在中大规模电路中,除了各种的简化门外,也有单个晶体管来组成逻辑门,常用的有单管禁止门,单管串接与非门等。单管逻辑门的特点是结构简单,逻辑功能强,功耗低,但其负载能力差,互连不当会造成逻辑错误。;2、单管串接与非门;3、逻辑扩展;②两个单管禁止门的发射极并联,可代替三个与非门 。;②;④; 单管逻辑门的输出电平比发射极端的输入电平高一个晶体管的饱和压降,所以在多级单管逻辑门级连运用时,各级的输出电平并不相同,会逐级提高。因此在多个单管逻辑C1,B2串接使用时,要求前一级的输出低电平VOL小于后级的阈值电压Vth。;若不加隔离门(如图所示),则此时前级门的1电平将被箝位在

文档评论(0)

wuyoujun92 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档