清华数字电路课件第6章时序逻辑电路6.4时序逻辑电路的设计方法.pptVIP

下载本文档

4
0
约 34页
2017-05-05 发布于北京
举报
版权申诉

清华数字电路课件第6章时序逻辑电路6.4时序逻辑电路的设计方法.ppt

1、本文档共34页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

清华数字电路课件第6章时序逻辑电路6.4时序逻辑电路的设计方法

5.4 时序逻辑电路的设计方法;三状态分配;同步时序逻辑电路设计过程框图如图5.4.1所示。;由于M＝13,故应取n=4，取其中的13个状态，不能再简化。按十进制数取0000～1100十三个状态;其各输出次态的卡诺图如下;则可写出电路的状态方程和输出方程为;则可得出各触发器的驱动方程为;由驱动方程可画出十三进制计数器的逻辑电路，如图5.4.2所示;最后，检查能否自启动，其状态转换图如下;例5.4.2 设计一个串行数据检测器。对它的要求是：连续输入3个或3个以上的1时输出为1,其它情况下输出为0.;其化简后状态图为;化简后电路的状态方程为;其状态转换图为;则其状态转换表为;设S0、S1和S2分别用00、01和10表示，则取触发器的位数为M＝3;若选用D触发器，则电路的状态方程为;电路的状态转换图为;* 5.4.2 时序逻辑电路的自启动设计;各个输出端的卡诺图为;注意：;则驱动方程为;它的状态转换图为;例5.4.5 设计一个能自启动的3位环形计数器。要求它的有效循环状态为100→010 →001 →100.;则最简的电路状态方程为;由下面的状态表可以看出;应该修改状态方程，以实现自启动;修改后电路的状态方程为;*5.4.3异步时序逻辑电路的设计方法;由于对应十个状态是必不可少的，因此不需进行化简。;为了得到电路的状态方程，应做出电路次态的卡诺图。由状态转换表可得;则由各输出端次态的卡诺图可得出电路的状态方程为;故可写出电路的驱动方程为;根据状态表可写出借位输出方程为;由状态转换图可知此电路是可以自启动的。