- 1、本文档共34页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
计算机组成原理 * 计算机组成原理 ——存储器层次结构(1) 2016-3-18 几个基本概念 1、存储器:计算机系统中的记忆设备,用来存放程序和数据。 2、存储元:存储器的最小组成单位,用以存储1位二进制代码。 3、存储单元:CPU访问存储器的基本单位,由若干个具有相同操作属性的存储元组成。 4、单元地址:存储器中标识存储单元的唯一编号,CPU通过该编号访问相应的存储单元。 5、字存储单元:存放一个字的存储单元,相应的单元地址叫字地址。 6、字节存储单元:存放一个字节的存储单元,相应的单元地址叫字节地址 7、按字寻址计算机:可编址的最小单位是字存储单元的计算机。 8、按字节寻址计算机:可编址的最小单位是字节的计算机。 9、存储体:存储单元的集合,是存放二进制信息的地方 计算机组成原理 * 第3章 存储器层次结构 3.1 存储器概述 3.1.1 存储器的分类 3.1.2 存储器的分级 3.1.3 主存储器的技术指标 3.2 SRAM存储器 3.2.1 基本的静态存储元阵列 3.2.2 基本的SRAM逻辑结构 3.2.3 读/写周期波形图 3.3 DRAM存储器 3.3.1 DRAM存储位元的记忆原理 3.3.2 DRAM芯片的逻辑结构 3.3.3 读/写周期、刷新周期 3.3.4 存储器容量的扩充 3.3.5 高级的DRAM结构 3.3.6 DRAM主存读/写的正确性校 3.4 只读存储器和闪速存储器 3.4.1 只读存储器ROM 3.4.2 FLASH存储器 3.5 并行存储器 3.5.1 双端口存储器 3.5.2 多模块交叉存储器 3.6 cache存储器 3.6.1 cache基本原理 3.6.2 主存与cache的地址映射 3.6.3 替换策略 3.6.4 cache的写操作策略 3.6.5 Pentium 4的cache组织 3.7 虚拟存储器 3.8 奔腾系列的虚存组织 计算机组成原理 * 3.1 存储器概述 3.1.1 存储器的分类(将第3章存储器层次结构-2) 3.1.2 存储器的层次结构(将第3章存储器层次结构-2) 3.1.3 主存储器的技术指标 计算机组成原理 * 3.1.3 主存储器的技术指标 1、几个基本概念: 字存储单元:存放一个机器字的存储单元,相应的单元地址叫字地址,按字编址的机器称之为字寻址计算机; 字节存储单元:存放一个字节的单元,相应的地址称为字节地址,按字节编址的机器称之为字节寻址计算机; 一个机器字可包含多个字节,所以一个存储单元也可包含多个能够单独编址的字节地址。 计算机组成原理 * 3.1.3 主存储器的技术指标 2、几个技术指标: (1)存储容量:指一个存储器中可以容纳的存储单元总数,以字节B为单位:KB、MB、GB、TB; 1KB=210B 1MB=220B 1GB=230B 1TB=240B 存储容量越大,能存储的信息就越多; 计算机组成原理 * 3.1.3 主存储器的技术指标 (2)存取时间(又访问时间):一次读操作命令发出到该操作完成,将数据读出到数据总线上所经历的时间。 通常取写操作时间等于读操作时间,故称存储器存取时间; (3)存储周期:连续启动两次读操作所需间隔的最小时间。通常,存储周期略大于存取时间,其时间单位为ns; (4)存储器带宽:单位时间里存储器所存取的信息量,用来衡量数据传输速度。通常以位/秒或字节/秒做度量单位; 计算机组成原理 * 3.2 SRAM存储器 3.2.1 基本的静态存储元阵列 3.2.2 基本的SRAM逻辑结构 3.2.3 读/写周期波形图 计算机组成原理 * 3.2 SRAM存储器 主存(内部存储器)是半导体存储器,根据信息存储的机理不同分为两类: 静态读写存储器(SRAM):存取速度快,一般用作cache。 动态读写存储器(DRAM):存储容量大,一般用作主存。 计算机组成原理 * 3.2.1 基本的静态存储元阵列 1、存储位元:一个锁存器(双稳态触发器),供电时可无限期保存数据 (0或1),断电则数据丢失; 2、三组信号线: (1)地址线:经地址译码器接每个存储单元的选择线(行线),从而打开存储元的输入与非门,有数据输入时,锁存器记忆输入数据; A0-A5,可指定26=64个存储单元 (2)数据线:I/O0,I/O1 ,I/O2 ,I/O3,根数等于机器字长;总存储位元64*4=256; (3)控制线:R/W,控制读写操作;读写不会同时发生。 计算机组成原理 * 3.2.1 基本的静态存储元阵列 3、基本的静态存储元阵列 存储位元 三组信号线 地址线 行线 数据线 控制线 计算机组成
文档评论(0)