第03章运算方法及运算部件.pptVIP

第一节 算术逻辑运算基础 一、定点加减运算(补码运算） 二、溢出判别 三、移位 四、十进制运算 五、逻辑运算（简介） 一、补码加减运算 计算机中，常用补码进行加减运算。 补码可将减法变加法进行运算。 补码运算特点：符号位与数值位一同运算。 运算的基本规则： [X]补+[Y]补 = [X+Y]补 [X-Y]补= [X]补-[Y]补 = [X]补+[-Y]补 由[Y]补求得[-Y]补 。 其方法是：对[Y]补包含符号位各位求反，末位加1。 1.[X]补+[Y]补 = 2· X0+X + 2· Y0+Y=2(X0+Y0)+(X+Y) （1）若X0Y0 =00，则 [X]补+[Y]补 = X+Y= [X+Y]补； （2）若X0Y0 =01或10，则 [X]补+[Y]补=2+（X+Y） 当X+Y0时， 2+（X+Y）2，进位丢失，得： [X]补+[Y]补 =X+Y= [X+Y]补； 当X+Y0时， [X]补+[Y]补=2+（X+Y） = [X+Y]补； （3）若X0Y0 =11，则 [X]补+[Y]补 = 4+（X+Y） =2+[2+（X+Y）] ∵0 X+Y ≥ -1 ,∴2 2+(X+Y) ≥ 1 此时，[X]补+[Y]补 = 2+(X+Y) = [X+Y]补（2自然丢失） 2. 溢出的检测 三、补码加减法运算规则如下： 参加运算的操作数用补码表示。 符号位与数值位一样参加运算。 如果是加法运算，则直接相加如果是减法，那么减数连同符号位一起取反，然后末位加1。 运算的结果仍然是补码形式。 四、移位操作 移位操作是实现算数和逻辑运算不可缺少的基本操作，分为算术移位、逻辑移位和循环移位。 移位操作可以实现对操作数的左移或右移一位或若干位。 移位的过程如下： 第二节算术逻辑运算部件ALU ALU部件主要用来完成对二进制数的定点算术运算和逻辑运算。算术运算主要包括加法和减法运算。逻辑运算主要指与、或、非、异或等运算。 加法又是各种运算的基础，因此ALU的核心是加法器。 一、加法单元通常采用全加器。全加器有三个输入量： A操作数的第i位Ai B操作数的第i位Bi 低位送来的进位Ci两个输出量：全加和∑I 和向高位的进位Ci+1全加器的框图及功能表如下： 第二节算术逻辑运算部件ALU 第二节算术逻辑运算部件ALU (1) 用与非门构成的全加器 根据功能表可以写出 ∑I 和 Ci+1 的逻辑表达式：FI＝Xi Yi C i＋ Xi Yi C i＋ Xi Yi C i＋ Xi Yi C i Ci+1＝Xi Yi C i ＋Xi Yi C I＋ Xi Yi C I＋ Xi Yi C I 化简表达式，可得到相应的全加器的表达式如书57页 (2) 用半加器构成的全加器 不考虑进位输入，两数码相加称为半加。 半加求和可用异或门实现，所以也称异或门为半加器。 显然，全加可用两次半加实现，逻辑式如下： ∑I ＝ Ai? Bi?C I Ci+1 ＝ Ai Bi+(Ai ? Bi) C I 第二节算术逻辑运算部件ALU (3) 串行加法器和并行加法器 全加器只能实现对一位数的加法运算，为了完成对多位数的相加，就要组成加法器。通常有2种形式： a. 串行加法器 只有一位全加器，使用移位寄存器从低位到高位串行的提供操作数相加。每产生一位和需串行的送入结果寄存器中。进位信号由一位触发器保存，参与下一位运算。图见书58页。速度较慢，基本不采用。 b. 并行加法器 并行加法器中全加器的位数与操作数的位数相同，可以同时对操作数的各位进行相加。 由于操作数各位是同时提供的，最低进位逐级影响到最高位。因此它的最长运算时间是由进位信号的传递时间决定，而每位全加器本身的求和延迟是次要的，所以提供并行加法器速度的关键是尽量加快进位的产生和传递。 第二节算术逻辑运算部件ALU 二、并行加法器进位链 进位链：并行加法器中传递进位信号的逻辑线路。1. 基本进位公式每一位的进位表达式为 ： C i＋1 = Xi Yi +( Xi⊕Yi) C i 其中Xi、Yi取决于本位参加运算的两个数，而与低位进位无关，因此称Xi Yi为进位产生函数，用G i表示: G i＝ Ai Bi ( Ai⊕Bi) Ci不但与本位的两个数有关，还依赖于低位的进位，因此称Ai⊕Bi为进位传递函数，用Pi表示 Pi＝ Ai⊕Bi其含义为：当两个输入均为1，必然要向高位产生进位 当两个输入中有一个为1，低位传来的进位Ci-1将超 越本位向更高的位传递