EDA实验二 的四人加法器.docVIP

河 北 科 技 大 学 实 验 报 告 2013级 电信 专业 132 班 学号130701213 2016年6月6日 姓 名 田继辉 同组人 指导教师 于国庆 实验名称 实验二 四位加法器 成 绩 实验类型 设计型 批阅教师 一、实验目的 （1）熟练掌握VHDL语言的数据流描述和行为描述设计组合逻辑。 （2）掌握std_logic_vector数据类型特性。library ieee; use ieee.std_logic_1164.all; USE ieee.std_logic_unsigned.all; entity adder4 is port(a,b:in std_logic_vector(3 downto 0); ci:in std_logic; sum:out std_logic_vector(4 downto 0)); end adder4; ARCHITECTURE maxpld OF adder4 IS signal halfadd :std_logic_vector(4 downto 0); BEGIN halfadd=(0a)+(0b); sum=halfadd when ci=0 else halfadd+1; END maxpld; 2、建立仿真波形文件，使用 MAXPLUS II Simulator功能进行功能仿真。 设置End time=60.0μs 仿真结果如下： 3、目标器件选择与管脚锁定并重新编译、综合、适配。 FPGA型号：EP1K100QC208-3 引脚绑定： NODE 绑定FPGA引脚 对应实验箱上的 a3 PIN-64 LK1 a2 PIN-65 LK2 a1 PIN-67 LK3 a0 PIN-68 LK4 b3 PIN-69 LK5 b2 PIN-70 LK6 b1 PIN-71 LK7 b0 PIN-73 LK8 ci PIN-74 LK9 sum0 PIN-169 M1A sum1 PIN-170 M1B sum2 PIN-172 M1C sum3 PIN-173 M1D sum4 PIN-174 M2 4、下载并验证结果 将编译好的程序进行引脚锁定及硬件配置后即可下载到目标芯片中，按下相应的按键就可以在数码管中显示最后的和，其中：LK1，LK2，LK3，LK4表示四位二进制的被加数；LK5，LK6，LK7，LK8表示四位二进制的加数，LK9表示进位。当按下LK1，LK5这些按键后，相当于计算二进制的1000B+1000B，即计算8+8，结果为16，数码管显示为十六进制的000F。实验结果符合预期效果，结果正确。 四、实验结果与总结 我们这次EDA实验课程需要设计一个数码管显示的带进位的四位加法器，即通过按键任意输入两个四位二进制数，数码管可以以十六进制进行相加的结果输出。实验结果最终符合预期效果，也验证了我们辛苦调试的半天没有白费。这是我们第二次在实验室做EDA实验，较之上一次来说，这一次做得还算比较顺利，因为没有刚开始那么得茫然无措，实验步骤也能自己一路操作出来。试验了多次才算搞定，最后一次进行编译程序、绑定元件、显示结果、模拟仿真仅用了五分钟的时间，实践才会使你更加熟练。 2 3