锁相环的基本原理及应用.pptVIP

第5章锁相环的原理和应用;本章内容简介 ;锁相环的应用;1.锁相环的组成;2.锁相环的原理; ; ;如果VCO的频率增加到高于输入参考频率，则发生与上述相反的过程。相应比较器的输出减少，使VCO 的频率降低，以锁定到与输入参考相同的频率上。;低通滤波器将相位检波器的输出滤波后转换成平滑的直流控制电压，是锁相环电路的重要组成部分。由于滤波器有一定的时间常数，所以PLL的锁定不是瞬时的，因而VCO的输出频率锁定在参考电压fo的平均值上，而不是锁定到即时值。这一特性利于将带噪声的输入参考频率形成纯净的输出频率。;3.锁相环的应用3.1 频率倍乘;在图2的框图中，一个“计数器10”除十分频器插接在反馈环的VCO输出端和相应比较器的输入端之间。因此，相应比较器锁定在除十计数器的输出频率上，而不是 VCO的输出频率上。;这样，锁定条件就变为VCO的频率(fo)必须是输入参考信号频率(fr)的十倍，而电路的作用．就是倍频系数为10的频率倍乘器。电路也可以倍乘任何数，不只是乘以十，只要在PLL反馈环中插入具有相应分频比的计数器即可。;3.2 频率合成;象频率倍乘电路那样，在反馈环中有一个计数器插接在VCO的输出端和相位比较器的输人端之间。但此电路是外部可编程的，所以，它具有100X至 1000 X之间的任何整数分频比。 由于此电路具有这一特点，故能产生或合成在 100kHZ至 1MHZ之间的稳定、精确频率，步距为1kHZ。在图3中的VCO电路至少应具有10至1的频率延伸范围，以复盖所需的频段。此外，频率步距对应于1kHZ的外接输入频率。;3.3 CD4046 及其应用 ;CD4046.pdf;3.3.1 VCO的应用; ; 3.3.2 调频信号( FM )的解调; ;频率 – 电压转换 ( F – V ) ;4. PLL锁相环电路分析;相位差＝0　时　Ｖｄ＝０； 相位差＝45　时，Ｖｄ＝Ｖｄｄ／４ 相位差＝90　时，Ｖｄ＝Ｖｄｄ／２ 相位差＝180　时，Ｖｄ＝Ｖｄｄ;比较器II是—个由信号上升沿控制的网络，可接收任意占空比的输入信号。根据两信号频率的关系，有以下几种情况： (1)输入信号频率大于3脚的输入信号频率，Ｖ＝Vdd。 (2)输入信号频率小于3脚的输入信号频率，Ｖ＝Vss。 (3)两信号频率相等，视二者的相移差而定，若输入信号超前，则Ｖ＝Vdd；若输入信号滞后，则Ｖ＝Vss。 (4)两信号频率相等，且相移差为零时，输出高阻状．　 ;4.2 低通滤波器 LPF;当Vd小开启电压时，Id有最小值，VCO维持最低频率振荡。若电路中不接R2，电路将停振，Fmin＝0. 当Vd=Vdd时，Id有最大值，这时C1将以最快的速度充、放电，使振荡频率为最高。 当Vd介于开启电压与Vdd之间时，压控振荡器输出频率F2与Vd有良好的线性关系，线性度达0.3％－－0.9％。 设Vdd＝15V，R1＝10ｋ，R2开路，C1＝100p，则F2max＝1.38MHz。;4.3 线性压控振荡器 VCO;4.4 锁相环的外围元件;其原因是：控制电压Vd的波形中伴有幅度较大的低频自激振荡，致使ＶＣＯ失控．这时需要适当增大Ｃ２的电容值，即可滤掉低频干扰，使Ｖｄ恢复成平滑变化的直流电压。 ;4.5 线性放大及整形电路;4.6 跟随器;4.7 齐纳稳压管;4.8 信号的反馈流程;该系统使压控振荡器的频率Ｆ２向输入信号频率Ｆ１靠拢，两频率差迅速减小，直至Ｆ2＝Ｆ1。这时两个信号的频率相同，而相位差恒定(同步)，这称为相位锁定。所谓锁相，就是自动地实现相位同步。能使两个电信号的相位保持同步的闭环系统叫锁相环。这—相位锁定过程也被称作“捕捉”过程。能够最终锁定的初始频差，叫做锁相环的“捕捉范??”。当锁相环被锁定在输入频率Ｆ１时，它就能在一定的频率范同内自动跟踪Ｆ１的任何变化，此频率范围叫做“锁定范围”。;锁相环在具体应用时非常灵活。如果要求Ｆ１与Ｆ２保持比例关系或差位差值关系，可在４脚与3脚之间插入一个运算器，如除法器、乘法器、加法器、减法器，使加到比较器的频率分别 Ｆ２‘＝ＮＦ2， Ｆ２‘＝Ｆ2／Ｎ， Ｆ２‘＝F2－Ｎ， Ｆ２‘＝Ｆ2＋Ｎ．;例如，对于超外差式接收机，要求其本振频率总比电台频率高465kHz，可加一级减法器，使Ｆ2‘＝Ｆ2－465ＫＨｚ，再与Ｆ１进行相位比较。 ;5 参考文献