第七章串并行接口技术.pptVIP

7.1 定时、计数技术 ;一、概述 二、可编程计数器/定时器8253/8254 三、Intel 8253/8254的应用;一、概 述;2、实现定时和计数的三种方法 软件方法：采用软件定时，让计算机执行一个专门的指令序列，由执行指令序列中每条指令所花费的时间构成一个固定的时间间隔，从而达到定时或延时的目的。 不可编程的硬件定时：采用电子器件构成定时或延时电路，通过调整电路中定时元件的数值，可实现调整定时或延时的数值和范围。 可编程的硬件定时：在微机系统中采用软硬件结合的方法，即采用可编程定时的电路器件实现定时。如：Intel 8253/8254，Zilog CTC，MC6840等。8253-5（5MHz）和8254-2（10MHz）的引脚和功能都是兼容的。;二、可编程计数器/定时器8253-PIT;2、8253的结构框图;1)数据总线缓冲器：CPU用输入输出指令对8253进行读写操作时的所有信息都通过该缓冲器传送。 2)读/写逻辑：这是8253内部操作的控制电路，它 从系统控制总线上接收输入信号，然后转换成8253内部操作的各种控制信号。 3)控制字寄存器：通过该寄存器CPU可以设置三个 计数器通道的工作方式。 4)计数器0，1，2：这是3个独立的计数/定时通道，是16位的可设置计数初值的减法计数器。如图7.2所示，是每个计数通道的结构。内有计数初值寄存器CR，计数执行部件CE和输出锁存器OL及控制字寄存器。其中CE作减法计数。;计数器1;3、8253的引脚;1)CLK CLK为时钟输入引脚，用以输入计数执行部件CE（减法计数器）的计数脉冲信号。 2)OUT 它是通道输出信号引脚，从功能上来说也可称为“计数到零/定时时间到”输出引脚。8253的基本功能就是对外部输入到CLK引脚的脉冲进行减法计数。 3)GATE 它是门控输入信号引脚，当GATE为低电平时禁止计数器工作，通常GATE为高电平或有上升沿跳变时计数器才能工作。;4、8253的工作方式;（1)方式0 计数到零产生中断请求;② CPU将计数初值N写入计数初值寄存器CR（图中初值为4），在WR上升沿之后的第一个CLK脉冲的下降沿将CR的内容送入计数执行部件CE。 ③ 当GATE=1时，在CR内容送入CE后的每一个CLK脉冲下降沿使CE减1计数，在计数过程中OUT一直保持低直到计数为零。 ④ 计数器减到0时，OUT由低跳到高电平，此输出信号可作为中断请求。 ⑤在方式0中，当GATA=0时，技术暂停，当GATA变高后就接着计数。如图7.5所示。 ⑥在计数过程中也可改变计数初值。在写入新的计数初值后，计数器将立即按新的计数值重新开始计数，即改变计数初值是立即有效的，参见图7.6 ;;（2)方式1 硬件可重复触发的单稳态触发器;③ 在计数过程中（输出负脉冲期间），可由GATE上升沿再触发，如图7.8所示。 ④ 在计数过程中，CPU可改变初值，这时计数过程不受影响，计数到0后输出变高。当再次触发时，计数器才开始按新的计数初值计数。即改变计数初值是下次有效的。;（3）方式2 分频器;图7.9 方式2中门控信号GATA的作用;（4）方式3 方波发生器;② 在计数过程中，GATE信号变低则暂停现行计数过程，直到GATE变高，将从计数初值开始重新计数。 ③ 如果要求改变输出方波的频率，则CPU可在任何时候重新写入初值，并从下一个计数操作周期开始改变输出方波频率;（5）方式4 软件触发选通;(6)方式5 硬件触发选通方式;② 若在计数过程中再次出现门控GATE触发信号。则将从初值开始重新计数，但OUT输出的高电平不受影响，如图7.14。 ③ 若在计数过程中改变初值，只要在计数到0之前不出现新的门控触发信号，则原计数过程不受影响；等计数到0并出现新的门控触发信号后，再按新的计数初值计数。若在写入了新的计数初值后，在未计数到0之前有门控触发信号出现，则立即按新的计数初值重新开始计数。;(7) 六种工作方式总结;门控信号GATE的作用;⑴ 方式2（分频器）、方式4（软件触发选通）和方式5（ 硬件触发选通），它们的输出波形相同，都是宽度为 1个CLK周期的负脉冲。区别是：方式2是自动重复工作的，而方式4需要由软件（设置计数初值）触发启动，方式5需要由硬件（门控GATE信号）触发启动。 ⑵ 方式5（硬件触发选通）与方式1（硬件触发单稳），触发信号相同，但输出波形不同：方式1输出为宽度是N个CLK周期的负脉冲（计数过程中输出为低） ，而方式5输出为宽度是1个CLK周期的负脉冲（计数过程中输出为高）。;⑶ 6种工作方式中，只有方式0，写入控制字后输出为低；其余5种方式，都是写入控制字后输出为高。 ⑷ 6种工作方式中的任何一种方式，只有在写入计数值后才能开始计数。方式0、2