组合逻辑电路的设计和分析.pptVIP

4.2 组合逻辑电路的分析和设计方法;组合电路：输出仅由输入决定，与电路当前状态无关；电路结构中无反馈环路,无记忆存储元件;4.2.1 组合逻辑电路的分析方法;最简与或表达式;逻辑图;真值表;一、逻辑抽象 分析因果关系，确定输入/输出变量 定义逻辑状态的含意（赋值） 列出真值表 二、写出函数式 三、选定器件类型 四、根据所选器件： a、对逻辑式化简（用逻辑门） b、对逻辑式变形用MSI（SSI）或进行相应的描述（PLD） 五、画出逻辑电路图，或下载到PLD 六、工艺设计;真值表; 2 ;真值表; 3 ;设计举例：;设计举例：;设计举例：;竞争：信号经不同路径到达某一点时，所用的 时间不同，这个时间差称之为竞争。;二、产生原因;检查是否存在某个变量X，它同时以原变量和反变量的形式出现在函数表达式中；;解：变量A和C具备竞争的条件, 应分别进行检查。; 检查A：;当描述电路的逻辑函数为“与或”式时, 可采用卡诺图来判断是否存在冒险。其方法是观察是否存在“相切”的卡诺圈, 若存在则可能产生冒险。;00 01 11 10;当B=C=1时, 函数由F＝A＋A 变成了F＝1;00 01 11 10;在电路的输出端连接一个惯性延时环节，通常是RC滤波器。;3、 加选通脉冲;本节小结;4.2 加法器;1、半加器;2、全加器;全加器的逻辑图和逻辑符号; 用与或非门实现;;实现多位二进制数相加的电路称为加法器。;2、并行进位加法器（超前进位加法器）;超前进位发生器;加法器的级连;4.2.3 加法器的应用;3、二-十进制加法器;本节小结;4.3 数值比较器;用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。;逻辑表达式;4.3.2 4位数值比较器;真值表中的输入变量包括A3与B3、A2与B2、A1与B1 、A0与B0和A＇与B＇的比较结果，A＇B＇、A＇B＇和A＇=B＇。A＇与B＇是另外两个低位数，设置低位数比较结果输入端，是为了能与其它数值比较器连接，以便组成更多位数的数值比较器；3个输出信号　L1(A＞B)、L2(A＜B)、和L3(A＝B)分别表示本级的比较结果。;逻辑图;4.3.3 比较器的级联;串联扩展;并联扩展;本节小结;4.4 编码器;实现编码操作的电路称为编码器。;逻辑表达式;2、3位二进制优先编码器;逻辑表达式;逻辑图;2、集成3位二进制优先编码器;集成3位二进制优先编码器74LS148的真值表;集成3位二进制优先编码器74LS148的级联;4.4.2 二 ～ 十进制编码器;逻辑表达式;2、8421 BCD码优先编码器;逻辑表达式;逻辑图;3、集成10线-4线优先编码器;本节小结;4.5 译码器; 把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。;1、3位二进制译码器;逻辑表达式;2、集成二进制译码器74LS138;真值表;3、74LS138的级联;　　二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9～Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。;真值表;逻辑表达式;将与门换成与非门，则输出为反变量，即为低电平有效。;２、集成8421 BCD码译码器74LS42;4.5.3 显示译码器;;b=c=f=g=1，a=d=e=0时;2、显示译码器;a的卡诺图;b的卡诺图;d的卡诺图;f的卡诺图;逻辑表达式;逻辑图;2、集成显示译码器74LS48;功能表;辅助端功能;4.5.4 译码器的应用;2、用二进制译码器实现码制变换;十进制码;十进制码;3、数码显示电路的动态灭零;本节小结;4.6 数据选择器;4.6.1 4选1数据选择器;逻辑???;4.6.2 集成数据选择器;集成8选1数据选择器74LS151;74LS151的真值表;数据选择器的扩展;4.6.3 用数据选择器实现逻辑函数;基本步骤;求Di;画连线图;求Di的方法;求Di的方法;用数据选择器实现函数：;④画连线图;本节小结;4.7 数据分配器;4.7.1 1路-4路数据分配器;逻辑图;4.7.２ 集成数据分配器及其应用;数据分配器的应用;本节小结