杭电短学期数字电子钟整点报时系统实验报告教程.docVIP

杭电数字电子钟整点报时系统实验报告 链接: http://pan.baidu.杭电com杭电/s杭电/1nuxwOdz 密码: k4yy数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械钟相比具有更高的准确性和直观性，且无机械装置，因此得到了广泛的使用。数字钟从原理上是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。设计与制做数字钟了解数字钟的原理，学会制作数字钟而且通过数字钟的制作进一步了解各种在制作中用到的中小规模集成电路的作用及用方法.且由于数字钟包括组合逻辑电路和时电路.通过可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法 ·各用2位数码管显示累计时间“分”、“秒”； ·具有校时功能，可以分别对分及秒进行单独校时，使其校正到标准时间； ·具有整点报时功能。要求整点前鸣叫五次低音（500Hz左右），整点时再鸣叫一次高音（1000Hz左右），共鸣叫6响，两次鸣叫间隔0.5S。 1.2.2设计方案（系统简介） 整个设计主要分为六个模块：分模块、秒模块、分频模块、校时模块、整点报时模块、译码显示模块。分、秒模块分别用两块CD4029实现，并且分别将它们都设置为60进制。秒信号的产生，用石英晶体振荡器产生32768Hz的脉冲，经过整形、分频产生1Hz的秒脉冲。分频用CD4060分出2Hz的脉冲，再用CD4013分出1Hz的脉冲。将秒信号送入秒模块，每累计60秒发出一个分脉冲信号，分模块实现60分钟的累计，通过用74LS47实现的译码显示电路将时间在四个七段LED显示器中显示出来。整点报时电路根据计时系统的输出状态产生一脉冲信号，然后加上一个高频或低频信号送到蜂鸣器实现报时。校时电路是直接加一个脉冲信号到分计数器或者秒计数器来对“分”、“秒”显示数字进行校对调整。 1.2.3原理框图 数字电子钟系统框图（实际报告不画小时单元） 1.2.4各模块电路设计 1．分频模块（秒信号发生器） 这部分电路现有石英晶体振荡器产生32768Hz的脉冲，经过CD4060十四次分频后产生2Hz的脉冲。再经过CD4013产生1Hz的脉冲。原理比较简单。 CD4060是十四位二进制计数器。它内部有十四级二分频器，有两个反相器G1、G2。R为高电平时，计数器清零且振荡器使用无效。在CP1下降沿，计数器以二进制计数。CP1(11脚)、CP0(10脚)分别为时钟输入、输出端。电源电压范围为3V～15V，输入电压范围为0V～VDD。它有十六个引脚，Q4～Q10、Q12～Q14为计数器输出端。VDD接正电源，Vss接地。其引脚图如下所示： 在CD4060的10、11脚之间接上一个32768Hz的晶体，就可以构成一个振荡器，其输出脉冲经过施密特整形电路整形后送入内部进行计数、分频，经214=16384分频，在输出端可得到2Hz（）的标准信号。再经一级CD4013组成的一级分频电路分频，即可得到秒脉冲信号。CD4013为双D触发器，在CP上升沿有效。其特性表如下： 输 入 输 出 注 CP D RD SD Qn+1 ↑ ↑ ↓ X X X 0 1 X X X X 0 0 0 0 1 1 0 0 0 1 0 1 0 1 Qn 1 0 不用 同步置0 同步置1 保持 异步置1 异步置0 不允许 内部功能框图 分模块、秒模块（60进制计数器） 分模块、秒模块为60进制计数器。60进制计数器可由两个计数器CD4029经过一定的方式连接组成的。一片CD4029用低位，另一片设计成六进制计数器做为高位。 CD4029是由具有预进位功能的4位二进制或BCD码十进制加减计数器构成。为高电平时～预置计数器为任何状态为低电平时对计数器清零。当CI和均为低电平时在时钟上升沿计数器计数。CO一般为高电平只有在加至最大或减至最小时为低电平。计数器闲置时CI端需与V相连当B/D为高电平时以二进制计数反之为十进制。U/D为高电平时为加计数器反之为减计数器。 本实验选用七段共阳极显示数码管，把数码管abcdefg的7个发光二极管的正极连接在一起并接到5V电源上，其余的7个负极接到74LS47相应的abcdefg输出端上。无论共阴共阳7段显示电路，都需要加限流电阻，否则通电后就把7段译码管烧坏！限流电阻的选取是：5V电源电压减去发光二极管的工作电压除上10ma到15ma得数即为限流电阻的值。发光二极管的工作电压一般在1.8V--2.2V，为计算方便，通常选2V即可！本实验选取100Ω限流电阻。 BCD码译码显示器 4. 校时模块 校时电路是数字中不可缺少的部分，当数字显示与实际时间不符时，就要根据标准时间进行校时。其简单电路如下所示： 秒、分的“校时”电路 K1、K2分别控制校“秒”和校“分”。具体是这样的，当K