电子跑秒表的设计讲述.docx

徐小豪：）电子跑秒表的设计1设计要求以89s51单片机为核心芯片，设计一个模拟电子跑秒表，要求如下：利用LED显示秒表计时的过程；可以对秒表进行初始时间设置；可以调整秒表的时间；2设计方案及原理2.1方案一三个独立的数码管连接89c51的P0、P1、P2口，P0脚输出分，P2脚输出秒的十位，P1脚输出秒的个位，P3.0、P3.1、P3.2连接按钮，功能分别是：开始、暂停、重置。硬件连接图如图1所示：图1方案一硬件仿真图2.2方案二一个6位的数码管与89c51连接，P0口作为段选，P2口作为位选，P3.0、P3.1、P3.2连接按钮，功能分别是：开始、暂停、重置。硬件连接如图2所示：图2方案二硬件仿真图2.3方案三因为我有个开发板，方案三是根据开发板的连接图设计的，P0口与两个74HC573锁存器相连，锁存器输出脚与数码管相连，P3.0、P3.1、P3.2、P3.3的按钮功能是：暂停、开始、显示记次、计次。硬件原理如图3所示：图3方案三的硬件仿真图3实现方案3.1方案比较与选择方案一电路复杂，用到了所有的IO口，显示简单，只能显示秒和分，分也只能最大显示“9”，所以不采用方案一。方案二与方案三功能一样，但是我有开发板，实物明显比仿真来的直接，更有说服力，所以我采用方案三作为实现方案。3.2流程图程序的流程结构图如图4所示：NY3.3芯片介绍89C51是一种带4K字节闪烁可编程可擦除只读存储器（FPEROM—Flash Programmable and Erasable Read Only Memory）的低电压、高性能CMOS8位微处理器，俗称单片机。单片机的可擦除只读存储器可以反复擦除100次。该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL的89C51是一种高效微控制器，89C2051是它的一种精简版本。89C单片机为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。管脚介绍说明：VCC：供电电压。GND：接地。P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据地址的低八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为低八位地址接收。P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。P3口也可作为AT89C51的一些特殊功能口，如下表所示：口管脚备选功能P3.0 RXD（串行输入口）P3.1 TXD（串行输出口）P3.2 /INT0（外部中断0）P3.3 /INT1（外部中断1）P3.4 T0（记时器0外部输入）P3.5 T1（记时器1外部输入）P3.6 /WR（外部数据存储器写选通）P3.7 /RD（外部数据存储器读选通）P3口同时为闪烁编程和编程校验接收一些控制信号。RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时， ALE只有在执行MOVX，MOVC指令是ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效。/PSEN：外部