数字电路基础课件-数字教案﹝第5章﹞.pptVIP

4. 工作原理 无论是主从RS触发器还是主从JK触发器，都有以下两个特点： (1) 触发器翻转分两步动作。 第一步，CP=1期间主触发器接收输入端（S、R或J、K）信号，被置成相应的状态，而从触发器不动； 第二步，CP下降沿到来时从触发器按照主触发器状态翻转，所以Q、 端状态的改变发生在CP的下降沿。 (2) CP=1的全部时间里输入信号都将对主触发器起控制作用。 另外，对于主从RS触发器，CP=1期间如S、R的状态发生多次变 化，则主触发器的状态也随之多次变化。 对于主从JK触发器，存在“一次变化”效应。 1 2 3 CP J K Q主 Q 不变 不变 5、波形图 主 从 S R J K Q Q’ Q Q’ CLK 1、CP=1期间，JK没有变化 CP下降沿到来前一刻，JK按JK触发器的特征方程来决定Q的变化 2、 CP=1期间，JK发生变化 主触发器状态，只能随JK特性方程变化一次 当下降沿到来时，从触发器向主触发器看齐 CP=1期间，主从RS触发器的主触发器可以变化多次，主从JK触发器的主触发器只能发生一次变化 5.5 边沿触发的触发器 为了提高可靠性，增强抗干扰能力， 希望触发器的次态仅取决于CLK的下降沿（或上升沿）到来前瞬间的输入信号状态，与在此前、后输入的状态没有关系。 用CMOS传输门的边沿触发器 维持阻塞触发器 用门电路tpd的边沿触发器 · · · 一、电路结构和工作原理 1、用两个电平触发D触发器组成的边沿触发器 CLK=0，CLK1=1，G1=D，CLK2=0，FF2封锁 CLK=1，CLK1=0，FF1封锁， CLK2=1， G2=G1=D 利用CMOS传输门的边沿触发器 X X X 0 X 0 1 X 1 功能描述 X X X 0 X 0 1 X 1 特性表 特性方程：Qn+1=D 状态转换图： 波形图 1、触发翻转仅发生在CP上升沿 2、触发器的次态仅取决于CP上升沿到达前一瞬间D的状态，即Qn+1=D。 异步置0，置1，高电平有效，不受时钟控制，保持到下一上升沿 2.维持阻塞触发器 维持阻塞D触发器的特点： 上升沿触发 触发后电路次态同输入信号D 输入信号D必须先于CP上升沿前送到 3. 利用传输延迟时间的边沿触发器 动作特点：下降沿触发 二、边沿触发器的动作特点 Qn+1变化仅发生在CP上升沿（或下降沿） Qn+1仅取决于上升沿（或下降沿）到达前瞬间输入状态而与其他时刻的输入状态无关 5.6 触发器的逻辑功能及其描述方法 5.6.1 触发器按逻辑功能的分类 时钟控制的触发器中 由于输入方式不同（单端，双端输入）、次态（ ）随输入变化的规则不同 一、RS触发器 1. 定义，凡在时钟信号作用下，具有如下功能的触发器称为RS触发器 0 0 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 0 0 1 1 0 1 1 0 1* 1 1 1 1* 二、JK触发器 1.定义 0 0 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 1 1 0 三、T触发器 1. 定义：凡在时钟信号作用下，具有如下功能的触发器 0 0 0 0 1 0 1 0 1 1 1 0 四、D触发器 1. 定义：凡在时钟信号作用下，具有如下功能的触发器 0 0 0 0 1 0 1 0 1 1 1 1 逻辑功能： 是 与输入及 在CLK作用后稳态之间的关系 （RS, JK, D, T） 电路结构形式： 具有不同的动作特点（转换状态的动态过程） （同步，主从，边沿） 5.6.2 触发器的电路结构和逻辑功能、触发方式的关系 一、概念 1、逻辑功能： RS触发器、 JK触发器、 T触发器、 D触发器 2、电路结构： 电平触发触发器、脉冲触发触发器、边沿触发触发器 二、各种触发器之间的功能转换 1、用DFF实现其他功能的触发器 2、用JKFF实现其他功能的触发器 5.7 触发器的动态特性 一、输入信号宽度 二、传输延迟时间 一、建立时间 二、保持时间 三、传输延迟时间 四、最高时钟频率 一、触发器基本性质： 1. 具有两个能自行保持的状态，用来表示逻辑状态的0和1，或二进制数的0和1。 2. 在触发信号的操作下，根据不同的输入信号可以置成1或0状态。 总结 二、表达方式： 特性方程、特性表、状态转换图、波形图 三、触发方式： 基本RS触发器（SR锁存器） 同步触发器（电平触发的触发器） 主从触发器（脉冲触发的触发器） 边沿触发器（边沿触发的触