DC-DC转换器辐射效应简介2.pptVIP

* * * * * * * * * * * * * * １．栅ＳiO2质量的改善（加固工艺） ２．场ＳiO2质量的改善（栅ＳiO2以外的厚 　　ＣＶＤＳiO2的加固工艺） ３．尽量减薄栅ＳiO2厚度 4． 器件设计考虑：对纵向结构进行精心设计，对终端环及场板的设计进行优化，保留敏感参数有合理的冗余量 采用SiO2生长的辐射加固工艺（类似一般MOS） 采用SiO2、Si3N4复合栅，一部份辐射空穴在Si3N4-SiO2 的界面被俘获，使SiO2 -Si界面被俘获的辐射空穴减少，导致辐射产生的阈值电压变化减小，提高抗总剂量能力。 左下图是不同工艺条件SiO2、Si3N4复合栅的辐射加固效果。 右上图：VDMOSFET归一化跨导同栅ＳiO2厚度的关系 右下图：不同栅ＳiO2厚度VDMOSFET阈值电压同总剂量的关系 结果： tox=100nm的VDMOSFET 抗总`剂量水平5x104 Rad(si) tox=45nmVDMOSFET 抗总`剂量水平2x105Rad(si） ) 单粒子辐射对CMOS集成电路影响较大，特别是带有存储器的数字电路，它们是加固的重点。 单粒子闩锁是单粒子效应的主要效应之一。抗瞬态闩锁的措施几乎都可以用于抗单粒子闩锁。 抗单粒子效应的工艺措施主要有：双阱工艺，减薄栅SiO2厚度，增加p阱和N衬底的掺杂浓度以及减薄外延层厚度。这些工艺措施能适当增加结电容，降低电荷收集能力。 沟道区改性,例如注入某些离子,使其载流子寿命降低,从而使辐射引起的电荷快速复合。 对于CMOS集成电路，特别是体硅CMOS集成电路，电路设计技术是解决单粒子辐射加固的重要措施！ 增加SEB值的工艺考虑: 寄生双极晶体管发射极是VDMOSFET的源,基极是VDMOSFET的体,而集电极是VDMOSFET的漏.利用减小寄生双极晶体管少子寿命的方法可以减小其电流放大倍数,穿通电流减小,穿通电压可以提高,从而增加SEB的值 用户定义器件击穿电压250V，对应外延n-厚度29μm，实际SEB约为200V，满足不了用户要求。从左上图可以看出，增加外延厚度至33μm，可以将SEB提高至250V，带来的问题是器件导通电阻会有所增加。 用加低阻n-外延层的二次外延层的结构，可以保证高的SEB同时降低导通电阻，达到SEB加固的目的。效果见左图。 在相同LET下,厚栅介质(150nm)的器件比薄栅介质(50nm)的器件能承受大的多的漏压及栅压，这意味着厚栅介质有更好的抗SEGR能力。不过，如何选择其栅介质厚度要同抗总剂量及电学参数同时综合考虑。 Si3N4的介电常数比SiO2介电常数高,采用SiO2、Si3N4复合栅, 在相同等效SiO2厚度情况下(Vt相同),复合栅介质实际厚度大，结果栅绝缘层的击穿电压高，因而提高了SEGR电压。 假定VDMOS原用纯SiO2厚度为500 ?,现用100?厚度的SiO2加厚度为tn 的Si3N4 。厚度为500 ?的SiO2电容Cox1=Kox/500?,厚度为100 ?的SiO2电容Cox2=Kox/100?,厚度为tn 的Si3N4的电容Cn=Kn/tn,复合栅介质的电容Con=Cox2 ·Cn/(Cox2+Cn）（二个电容串联） Kox=3.9·Ko，Kn=7.5Ko， Ko为真空介电常数。保持器件阈值电压相等，Cox1=Con，由此计算得tn=769?。Si3N4的击穿场强约为1x107 V/cm,高于SiO2的击穿场强，因此复合栅介质的击穿电压明显高于用纯SiO2栅介质的击穿电压。 (a)六角形(b)条形 (c)延长的六角形 (d)改进的条形 拐角形状不同，电场分布不同，单粒子SEGR栅穿阈值不同。改进的条形单元结构(d)可以提高SEGR能力，同时还能保持良好的电特性。 8.8μm颈宽的条型及六角形单元SEGR 失效响应，在低压时失效阈值相近 不同颈宽的改进条形单元结构SEGR 失效阈值， 颈宽小有利于提高SEGR 失效阈值 辐射环境,特别是空间辐射环境下,DC-DC,特别是基于CMOS的DC-DC,总剂量效应是主要的辐射效应,由于DC-DC及功率MOS器件通常仍采用亚微米以上的工艺,栅SiO2 相对较厚,总剂量效应较显著,是研究的重点.随着工艺的改进器件尺寸减小,单粒子效应特别其中PWM的SET效应及功率MOS器件的SEB及SEGR效应也必须重视. * * * * * * * * * * * * * * * * * * *