- 1、本文档共57页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
多核处理器体系结构
* Tilera 100 core * 同构多核-全对称多核 Single chip cloud 50+ core * * * * 对于多核CPU,优化操作系统任务调度算法是保证效率的关键。一般任务调度算法有全局队列调度和局部队列调度。前者是指操作系统维护一个全局的任务等待队列,当系统中有一个CPU核心空闲时,操作系统就从全局任务等待队列中选取??? 就绪任务开始在此核心上执行。这种方法的优点是CPU核心利用率较高。后者是指操作系统为每个CPU内核维护一个局部的任务等待队列,当系统中有一个CPU内核空闲时,便从该核心的任务等待队列中选取恰当的任务执行,这种方法的优点是任务基本上无需在多个CPU核心间切换,有利于提高CPU核心局部Cache命中率。目前多数多核CPU操作系统采用的是基于全局队列的任务调度算法。? * * Intel双核的核心技术 Homogeneous Multi-core Each with its own execution resources Each with its own L1 cache 32K instruction and 32K data 8-way set associative; 64-byte line Both cores share the L2 cache 2MB 8-way set associative; 64-byte line size 10 clock cycles latency; Write Back update policy EXE Core FP Unit EXE Core FP Unit L2 Cache L1 Cache L1 Cache System Bus (667MHz, 5333MB/s) * Intel双核的核心技术(续) Shared between the two cores Advanced Transfer Cache architecture Reduced bus traffic Both cores have full access to the entire cache Dynamic Cache sizing Bus 2 MB L2 Cache Core1 Core2 Enables Greater System Responsiveness * Intel双核的核心技术(续) Streaming SIMD Extensions (SSE) Decoder Throughput Improvement High Performance Computing Digital Photography Digital Music Video Editing Internet Content Creation 3D 2D Modeling CAD Tools SSE/SSE2 Instruction Optimization Floating Point Performance Enhancement New Enhanced Streaming SIMD Extensions 3 (SSE3) Providing True SIMD Integer Floating Point Performance! * Intel四核 * Intel Core微架构 Many Integrated Core Architecture * Single chip cloud 50+ core * 产业界多核处理器竞争激烈 AMD公司的多核心处理器 Intel公司的多核心处理器 IBM公司的多核心处理器 SUN/HP公司的多核心处理器 * IBM公司的多核产品 2001,双核RISC处理器Power4 2006,Cell处理器 * A Heterogeneous Multi-core Architecture 非对称多核CPU是将不同功能的专用内核整合到一个芯片上,等待处理的任务先由“任务分析与指派系统”分析其构成,然后把任务分解发送到各内核中,各内核只负责自己的工作,将运算结果交还“结果收集与汇总”。 * A Heterogeneous Multi-core Architecture * Cell Broadband Engine is a trademark of Sony Computer Entertainment, Inc. * Cell处理器的主要特征 Cell是以 IBM 所研发的 64 位元 Power 微处理器为核心,结合8个独立的浮点数运算单元所构成的非对称多核心处理器。 它共有9个CPU内核采用“1+8模式”,一个Power架构RISC型64位CPU内核“PPE”和8个浮点处
您可能关注的文档
- 外国造园史意大利法国南林园林史课件.ppt
- 外墙EVB保温隔热防火干粉砂浆施工质量控制201奖.ppt
- 外建史-原始奴隶gai.ppt
- 外建史意大利的巴洛克建筑.ppt
- 多元线性回归分析09.ppt
- 多元线性回归分析正式.ppt
- 多元线性回归模型7-3.ppt
- 多功能VRV设计422.ppt
- 复讲建筑施工土石方工程安全技术规范.ppt
- 多区域OSPF及认证配置.ppt
- 2026版创新设计高考总复习地理中图版教师用-第58课时 交通运输与区域社会经济发展.docx
- 2026版创新设计高考总复习地理中图版教师用-第71课时 南水北调对区域发展的影响.docx
- 2026版创新设计高考总复习地理中图版教师用-第81课时 环境保护与国家安全.docx
- 2026版创新设计高考总复习地理中图版教师用-第77课时 海洋空间资源与国家安全.docx
- 2026版创新设计高考总复习地理中图版教师用-第72课时 黄河流域内部协作.docx
- 教育硕士考前冲刺练习含答案详解【达标题】.docx
- 教育硕士经典例题附答案详解【考试直接用】.docx
- 教育硕士综合提升测试卷附参考答案详解(完整版).docx
- 教育硕士题库附参考答案详解【黄金题型】.docx
- 教育硕士预测复习最新附答案详解.docx
最近下载
- 《质量评估流程》课件.ppt VIP
- 17J008 挡土墙(重力式、衡重式、悬臂式)(最新).pdf VIP
- 2024年数智工程师职业鉴定考试复习题库(含答案).docx VIP
- (完整版)建筑施工技术交底范本(大全) .pdf VIP
- 水运工程大体积混凝土温度裂缝控制技术规范_JTS-T 202-1-2022.pdf
- 设备供货、安装、调试、验收方案.docx VIP
- 《水利水电工程施工图审查技术导则》.pdf VIP
- 《木材学》——李坚 木材学笔记(完整).doc VIP
- 《公路水泥混凝土路面施工技术规范》_(JTGF30-2015).pdf VIP
- 小学生数学学习自查习惯现状调查报告.pdf VIP
文档评论(0)