VHDL课后习题.ppt

1.8 (a)找出下面电路图中存在的静态冒险，并列 出存在冒险的各种情况。 (b)重新设计此电路，要求此电路不存在静态冒 险，可以用最多有3个输入的门电路。 输入4位N，输出S=N+2，V为溢出 * * 数字系统设计与VHDL 习题解答 1.3 使用4变量的卡诺图化简Z。其中ABCD为控制电路的状态，并假设电路不存在 0100,0001,1001这三个状态。 Z=BC’DE+ACDF’+ABCD’F’+ABC’D’G+B’CD+ABC’D’H’. 解： A,B,C,D为变量，不存在0100,0001，1001。 又因为 Z=BC’DE+ACDF’+ABCD’F’+ABC’D’G+B’CD+ABC’D’H’. 可得下卡诺图 F’/1 X F’/G F’/0 E G/H’ 0 E X 1 X CD AB 则可以得到如下结论 Z=C’DE+ABCF’+B’D+BC’D’G+BC’D’H’ 1.6 找出所给电路中存在所有1冒险，并列出如果要去掉这些冒险，那么必须把 电路做出那些改变？ b c’ F b d’ a’ c d’ 解 去掉电路的1冒险 F = [(bc’)’.(b’d’).(a’cd’)’]’ = bc’+b’d’+a’cd’ 画出卡诺图看是否有相邻的1不在同一个圈中，若有增加 增加泉使所有相邻1都在一个圈中。 1 1 1 1 1 1 1 1 1 1 AB CD 1 1 1 1 1 1 1 1 1 AB CD 可得到如下式子 F=bc’+b’d’+c’d’+a’d’ b c’ F b‘ d’ c’ d’ a’ d’ 1.7（a）找出下面电路图中存在的静态冒险，指出每一个冒险出现时各输入变量的值及其变化。针对其中的一个冒险，指出当其发生变化时哥们电路输出地变化次序 (b)用于与非电路设计实现具有相同逻辑设计方程 的电路，要求该电路不存在静态冒险。 5 3 1 2 4 a b a c a’ d F 分析：1冒险：A+A’ 0冒险： A·A’ （a）F=〔（a·b）’ ·G〕 ’ G= （a+c）’+ （a’+d）’=a’c’+ad’ ∴G存在1冒险 F=(a’+b’) ·(a’c’+ad’) ∴F存在0冒险 当c’=d’=1时，a由1变成0时，a’要有一段时间的延时 c’ G a 当c’=b’=0,d’=1时 (b) F=a’a’c’+b’a’c’+b’ad’ =a’c’+ab’d’ =a’c’+ab’d’+b’c’d’ =[(a’c’)’ ·(ab’d’)’ ·(b’c’d’)’]’ aaa a’ a F’ 1 1 1 1 1 1 c d b a a’ c’ a b’ c’ d’ b’ d F  ① G=(a+b)·(b‘+c’)  ∵存在 b·b‘ ∴存在0冒险。 Z=a‘d’+G=a‘d’+a(b‘+c’)+bc‘ ∵存在a‘+a ∴存在1冒险。 ② Z=a‘d’+a(b‘+c’)+ab‘+bc’ =[ad+a(b+c)+(b+c)·d]+[ab‘+bc’+ac‘] 根据表达式画出门电路如下：  1.11 在具有一个输入和一个输出的同步时序电路中，如果输入序列为0101或0110，则输出为两个连续的1，第一个1与输入信号0101或0110的左后一位同步输出，而且当第二个1输出后系统重新复位。例如， 输入序列X=010011101010101101… 输出序列Z=000000000011000011… S0 S6 S4 S3