利用QuartusⅡ完成3位数码管显示电路.docVIP

实验日期： 2013 年 10 月 16 日 学 号： 姓 名： 实验名称： 利用QuartusⅡ完成三位数码管显示电路 总 分： 一、实验目的： 熟练使用QuartusⅡ软件，并利用QuartusⅡ完成三位数码管显示电路的逻辑设计，通过仿真波形及硬件实验平台验证设计，并记录结果，完成报告。 实验内容： 用逻辑图和所学知识分组进行数码管扫描电路的模块化设计，通过波形仿真及硬件实验箱验证设计，并记录结果，完成报告。 三、实验原理： 实验原理： 采用基于FPGA进行数字逻辑电路设计的方法。 采用的软件工具是QuartusII软件仿真平台，采用的硬件平台是Altera EPF10K20TI144_4的FPGA试验箱。 顶层电路的连接： 实验步骤： 1、绘制逻辑图。打开QuartusII软件平台，点击File中得New建立一个文件。编写的文件名与实体名一致，点击File/Save as以“.vhd”为扩展名存盘文件。 2、按照实验箱上FPGA的芯片名更改编程芯片的设置。操作是点击Assign/Device,选取芯片的类型。 编译与调试。确定逻辑图文件为当前工程文件，点击Complier进行文件编译。编译结果有错误或警告，则将要调试修改直至文件编译成功。 4、波形仿真及验证。在编译成功后，点击Waveform开始设计波形。 5、时序仿真。（具体过程，操作细节以及实验过程截图见下面具体操作，都有说明。） 6、完成各模块的设计后，用图形法实现顶层设计，然后进行编译，仿真，和FPGA芯片编程及下载验证。 四、实验过程： 一）、模4计数器的设计 1、编译过程（可先绘制逻辑图再建工程，也可先建工程再建文件） a）绘制逻辑图。打开QuartusII软件平台，点击file中的New新建一个文件。弹出一个窗口，选择Block Diagram选项； 新建文件，然后绘制实验要用到的逻辑图，双击空白处，选择要用到的器件并用适当的线把各元件连接好并进行命名，绘制的模4计数器的逻辑图如下： 接着保存文件，点击File/Save as，接着建一个工程，并保存。 b）按照实验箱上FPGA的芯片名更改芯片的设置，选取芯片类型。设置如下图所示： c)工程建好后，进行编译和调试。点击Processing-Compilation Tool，进行文件全编译，全编译的窗口如下： 2、波形仿真 a）波形仿真过程。点击file-new,选择Vector Waveform File,新建一个波形仿真文件，然后在空白处点击右键，选择“Insert Node or Bus”,出现一个对话框，进行添加节点，过程如下图所示: 然后输入时钟激励信号，并进行参数设置，两个重要的参数:End time结束时间和Grid size网格大小。点击Edit-Value-Clock,出现一个对话框设置时钟激励周期，相位以及其他参数，点击OK，显示波形图如下： 接着保存波形文件，然后进行仿真。在仿真之前要先生成功能仿真表，首先要先设置仿真模式。 然后点击菜单项Processing-Generate Function Simulation Netlist,产生功能仿真所需要的网表。 接着就能进行仿真操作了。 波形仿真：打开processing 仿真工具，如下图 出现仿真设置对话框，然后分别开始进行时序仿真和功能仿真。 这是功能仿真即波形仿真。 3、完成仿真之后就进行Programming芯片编程： a)芯片编程过程：芯片类型的选定见实验过程第一步，在新建项目是已经选定。选择Assignments—Pins,设定引脚如下图： 然后选择Tools-programmer,点击start进行下载，下载前再进行一次全编译，则程序已被下载到实验箱。整个实验操作到此基本结束。此后便是用实验箱验证该实验的结果。 结论：根据实验分析，可清楚的看到实验箱上的led灯有规律的亮:00,01,10,11。 总结:以上便是模4计数器的设计过程，接着以相似的步骤可进行3选1多路选择器和2-3译码器的设计。二者的逻辑功能如下： 二）、3选1多路选择器的VHDL代码： library IEEE; use IEEE.std_logic_1164.all; entity mux4_3_1 is port(d0,d1,d2:in STD_LOGIC_VECTOR(3 downto 0); sel:in STD_LOGIC_VECTOR(1 downto 0); dout:out STD_