杭电计算机组成原理2013–2014–2–A卷.docVIP

杭州电子科技大学学生考试卷（A）卷 考试课程 计算机组成原理（甲） 考试日期 成 绩 课程号 教师号 任课教师姓名 考生姓名 学号（8位） 年级 专业 所有试题均做在答题纸上，否则不计分！ 题号 一 二 三 四 五 总分 1 2/3 分数 20 20 15 20 10 15 100 得分 答题纸 单项选择题（20分，每题1分，按小标号填写答案） （1） （2） （3） （4） （5） （6） （7） （8） （9） （10） （11） （12） （13） （14） （15） （16） （17） （18） （19） （20） （1） （2） （3） （4） （5） （6） （7） （8） （9） （10） （11） （12） （13） （14） （15） （16） （17） （18） （19） （20） Write_Reg Mem_Write PC_s addi rt, rs, imm 试题 单项选择题（20分，每空1分） 下列选项中，描述CPU运算能力的MIPS单位含义是：（1）。 A．千万指令每秒 B．百万指令每秒 C．万指令每秒 D．百万浮点运算每秒 ８位二进制补码所能表示的整数范围为（2）。 A．-256~255 B．-256~256 C．-255~255 D．-255~256 码距为（3）的校验码具备检出错误和纠正一位错误的能力。。 A.指令执行速度慢，指令功能的修改和扩展容易 B.指令执行速度慢，指令功能的修改和扩展难 C.指令执行速度快，指令功能的修改和扩展容易 D.指令执行速度快，指令功能的修改和扩展难 浮点机器数的符号（数符）由（9）来决定。 A．尾数的符号 B．阶码的符号 C．阶码的底 D．隐含决定 某机采用二级流水线组织，第一级为取指令、译码，需要200ns完成操作；第二级为执行周期，一部分指令能在180ns内完成，另一些指令要360ns才能完成，如果采用同步控制方式则机器周期应选（10）。 A．180ns B．190ns C．200ns D．360ns 某计算机存储器按字节编址，主存地址空间大小为32MB，现用4M*8位的RAM芯片组建主存储器，则计算机地址寄存器AR的位数是（11）。 A．22位 B．23位 C．25位 D．26位 若阶码的底为2，则规格化浮点数的尾数M应满足条件（12） A．1/2 | M| B. 1/2 = |M|=1 C．1/3 | M| D. 1 | M| 以下存储器中，（13）是数据掉电丢失的。 A．FLASH B．EPROM C．SRAM D．E2PROM 微程序控制器中， 假定用若干个1K*8位的芯片组成一个8K*8位的存储器，则地址0910H所在芯片的起始地址是（16）。 A．0000H B．0600H C．0700H D．0800H 控制器取指令过程中，指令地址是由（18）提供的。 A．PC寄存器 B．AR寄存器 C．基址寄存器 D．IR寄存器 定点二进制运算器中，减法运算一般通过 （19） 来实现。 A．原码运算的二进制减法器 B．补码运算的二进制减法器 C．原码运算的十进制加法器 D．补码运算的二进制加法器 假设一补码机器数是CPU执行一段时间，ache完成存取的次数为次，主存完成的存取次数为0次，已知ache的存储周期为ns，主存的存储周期为ns。ache的命中率为（1），Cache/主存系统的平均访问时间ache/主存系统的效率OP（4位） MOD（2位） RD（2位） ADDR/ DATA / DISP 其中，RD为源/目的寄存器号，MOD为寻址方式码字段，指令第二字为地址、数据或偏移量；源操作数由MOD字段和指令第二字共同确定。除了HALT指令为单字指令外，其他指令均为双字指令；操作码字段解释见表1-1，MOD字段解释见表1-2，RD字段解释见表1-3 。 表1-1 指令助记符 操作码 指令助记符 操作码 MOV 0000 SBB 0100 ADD 0001 JMP 1000 SUB 0010 …… …… AND 0011 HALT 1111 表1-2 表1-3 MOD 寻址方