SI仿真报告要点.docVIP

2G-133M-DDR Memory Version Signal Integrity Report Revision 1.0 1. 背景介绍 - 3 - 2. 问题及解决方案 - 4 - 2.1 差分时钟信号 - 4 - 2.2 地址及控制总线 - 5 - 2.3 数据总线 - 7 - 3. 结论 - 9 - 1．背景介绍 在LionTime的PMCC项目中，需要使用DDR－SDARM存储颗粒，MT46V64M16TG-6T（512Mb），16片来组成1GByte的存储空间，工作时钟为133M。这样对DDR控制芯片MV64360来讲，控制器的输出负载和干扰将会增加很多。为保证该系统的设计正确性，尽量缩短项目的开发周期，必须在进行系统设计之前，对该存储系统中的关键信号进行信号完整性的仿真。该文档即基于仿真分析的基础上，得出了该存储系统的设计空间，给出了实际系统的解决方案。同时，为方便阅读和增加SI工作的可信度，该文档提供了没有进行优化设计之前的，和优化设计之后的关键信号仿真结果。由此，也可以看出，在进行实际系统设计之前的软件仿真分析是必须的，并且必要的。 2．问题及解决方案 在DDR2的存储系统中，关键信号包括如下几类： 差分时钟信号CLK，CLK＃；